- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98014 > MII-300GP 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 PDF資料下載
參數(shù)資料
| 型號： | MII-300GP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 |
| 封裝： | SPGA, 296 PIN |
| 文件頁數(shù)： | 41/257頁 |
| 文件大?。?/td> | 1234K |
| 代理商： | MII-300GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當(dāng)前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
PRELIMINARY
3-13
3
Signal Descriptions
3.2.8
Bus Cycle Control
The bus cycle control signals (ADS#, ADSC#,
BRDY#, BRDYC#, NA#, and SMIACT#)
indicate the beginning of a bus cycle and allow
system hardware to control bus cycle termina-
tion timing and address pipelining.
Address Strobe (ADS#) is an active low
output which indicates that the CPU has
driven a valid address and bus cycle definition
on the appropriate output pins. ADS# floats
during bus hold states.
Cache Address Strobe (ADSC#) performs
the same function as ADS#. ADSC# is used to
interface directly to a secondary cache
controller.
Burst Ready (BRDY#) is an active low input
that is driven by the system to indicate that the
current transfer within a burst cycle or the
current single transfer bus cycle can be termi-
nated. The CPU samples BRDY# in the second
and subsequent clocks of a cycle. BRDY# is
active during address hold states.
Cache Burst Ready (BRDYC#) performs the
same function as BRDY# and is logically ORed
with BRDY internally by the CPU. BRDYC# is
used to interface directly to a secondary cache
controller.
Next Address (NA#) is an active low input
that is driven by the system to request the next
pending bus cycle address and cycle definition
information even though all data transfers for
the current bus cycle are not complete. This
new bus cycle is referred to as a “pipelined”
cycle. If either the current or next bus cycle is a
locked cycle, a line replacement, a write-back
cycle or there is no pending bus cycle, the M II
CPU does not start a pipelined bus cycle
regardless of the state of the NA# input.
System Management Mode Active
(SMIACT#) behaves in one of two ways
depending on which SMM mode is in effect.
In SL-Compatible Mode, SMIACT# is an active
low output which indicates that the CPU is
operating in System Management Mode.
SMIACT# is asserted in response to the asser-
tion of SMI# or due to execution of SMINT
instruction. SMIACT# is also asserted during
accesses to define SMM memory if SMAC bit
CCR1 is set. The SMAC bit allows access to
SMM memory while not in SMM mode and
typically used for initialization purposes.
While in SL-compatible mode, when servicing
an SMI# interrupt or SMINT instruction,
SMIACT# remains asserted until a RSM
instruction is executed. The RSM instruction
causes the M II CPUT to exit SMM mode and
negate the SMIACT# output. If a cache inquiry
cycle occurs while SMIACT# is active, any
resulting write-back cycle is issued with
SMIACT# asserted. This occurs even thought
the write-back cycle is intended for normal
memory rather than SMM memory.
In Cyrix Enhanced Mode, SMIACT# does not
indicate that the CPU is operating in system
management mode. In Cyrix Enhanced Mode,
SMIACT# is asserted for every SMM memory
bus cycle and negated for every non-SMM
memory cycle. In this mode SMIACT# follows
the timing of MIO# and W/R#.
During RESET, the USE_SMI bit in CCR1 is
cleared. While USE_SMI is zero, SMIACT# is
always negated. SMIACT# does not float
during bus hold states, except during Cyrix
Enhanced SMM Operations.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MJ10000 | 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1001 | 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ10022 | 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE |
| MJ3000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MII400-12E4 | 功能描述:分立半導(dǎo)體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝: |
| MII-400GP 95MHZ2.2V | 制造商:CYRIX 功能描述: |
| MII75-12A3 | 功能描述:分立半導(dǎo)體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝: |
| MI-IAM | 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules |
| MIIC5271 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。