參數(shù)資料
型號(hào): MII-300GP
元件分類: 微控制器/微處理器
英文描述: 32-BIT, 300 MHz, MICROPROCESSOR, PGA296
封裝: SPGA, 296 PIN
文件頁數(shù): 172/257頁
文件大小: 1234K
代理商: MII-300GP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁當(dāng)前第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
PRELIMINARY
A-3
A
‘1+4’ Burst Read Cycle
3-33
A ————————————————————
AC Characteristics
4-6
Address Bus Signals
3-9
Address Parity Signals
3-10
Address Region Registers (ARRx)
2-33
Address Space
2-47
Architecture Overview
1-1
B ————————————————————
Back-Off Timing
3-47
Base Field, Instruction Format
6-10
Branch Control
1-13
Burst Cycle Address Sequence
3-32
Burst Write Cycles
3-35
Bus Arbitration
3-16
Bus Arbitration
3-44
Bus Cycle Control Signals
3-13
Bus Cycle Definition
3-11
Bus Cycle Types Table
3-12
Bus Cycles, Non-pipelined
3-27
Bus Hold, Signal States During
3-17
Bus Interface
3-1
Bus Interface Unit
1-17
Bus State Definition
3-24
Bus State Diagram for M II
3-25
Bus Timing
3-23
C ————————————————————
Cache Coherency Signals
3-18
Cache Control Signals
3-14
Cache Control Timing
3-41
Cache Disable, Overall (CR0-14)
2-14
Cache Disable by Region
2-36
Cache Inquiry Cycles
3-48
Cache Inquiry Cycles, SMM Mode
3-54
INDEX
Cache Organization
2-58
Cache Units
1-14
Caches, Memory
2-57
CCR0 Bit Definitions
2-26
CCR1 Bit Definitions
2-27
CCR2 Bit Definitions
2-28
CCR3 Bit Definitions
2-29
CCR4 Bit Definitions
2-30
CCR5 Bit Definitions
2-31
CCR6 Bit Definitions
2-32
Clock Control Signals
3-7
Clock Count for CPU Instructions
6-14
Clock Count for FPU Instructions
6-31
Clock Count for MMX Instructions
6-38
Clock Specifications
4-8
Configuration Control Registers
2-24
Control Registers
2-13
Counter Event Control Register
2-40
CPUID Instruction
6-11
Cyrix Enhanced SMM Mode
2-78
D ————————————————————
Data Bus Signals
3-10
Data Bypassing
1-12
Data Forwarding
1-9
Data Parity Signals
3-10
DC Characteristics
4-4
Debug Register
2-44
Descriptors
2-17
Differences Between
M II and 6x86 Processors
1-2
E ————————————————————
Electrical Specifications
4-1
Error Codes
2-69
Event Type Register
2-41
EWBE# Timing
3-43
Exceptions
2-62
Exceptions in Real Mode
2-68
Index
相關(guān)PDF資料
PDF描述
MJ10000 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1001 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ10022 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE
MJ3000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MII400-12E4 功能描述:分立半導(dǎo)體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MII-400GP 95MHZ2.2V 制造商:CYRIX 功能描述:
MII75-12A3 功能描述:分立半導(dǎo)體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MI-IAM 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules
MIIC5271 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR