參數(shù)資料
型號(hào): MII-300GP
元件分類: 微控制器/微處理器
英文描述: 32-BIT, 300 MHz, MICROPROCESSOR, PGA296
封裝: SPGA, 296 PIN
文件頁數(shù): 24/257頁
文件大?。?/td> 1234K
代理商: MII-300GP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
x
PRELIMINARY
List of Tables and Figures
Advanci ng the S tandar ds
Table 2-27. Directory and Page Table Entry (DTE and PTE) Bit Definitions . . . . . . . . . . . . . . . . . 2-54
Table 2-28. CMD Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-54
Table 2-29. TLB Test Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-56
Table 2-30. Cache Test Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-59
Table 2-31. Cache Locking Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-61
Table 2-32. Interrupt Vector Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-65
Table 2-33. Interrupt and Exception Priorities. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-67
Table 2-34. Exception Changes in Real Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-68
Table 2-35. Error Code Bit Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-69
Table 2-36. SMM Memory Space Header . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-73
Table 2-37. SMHR Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-74
Table 2-38. SMM Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-75
Table 2-39. Requirements for Recognizing SMI# and SMINT . . . . . . . . . . . . . . . . . . . . . . . . 2-76
Table 2-40. Descriptor Types Used for Control Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-84
Table 2-41. FPU Status Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-87
Table 2-42. FPU Mode Control Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-88
Table 2-43. Saturation Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-90
Table 3-1.
M II CPU Signals Sorted by Signal Name . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Table 3-2.
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Table 3-3.
Pins Sampled During RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Table 3-4.
Signal States During RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Table 3-5.
Byte Enable Signal to Data Bus Byte Correlation. . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Table 3-6.
Parity Bit to Data Byte Correlation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Table 3-7.
Bus Cycle Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
Table 3-8.
Effects of WB/WT# on Cache Line State. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
Table 3-9.
Signal States During Bus Hold. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Table 3-10. Signal States During Suspend Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
Table 3-11. M II CPU Bus States. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
Table 3-12. Bus State Transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
Table 3-13.
“1+4” Burst Address Sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
Table 3-14. Linear Burst Address Sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
Table 4-1.
Pins Connected to Internal Pull-Up and Pull-Down Resistors . . . . . . . . . . . . . . . . . . 4-1
LIST OF TABLES (Continued)
Table Name
Page Number
相關(guān)PDF資料
PDF描述
MJ10000 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1001 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ10022 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE
MJ3000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MII400-12E4 功能描述:分立半導(dǎo)體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MII-400GP 95MHZ2.2V 制造商:CYRIX 功能描述:
MII75-12A3 功能描述:分立半導(dǎo)體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝:
MI-IAM 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules
MIIC5271 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR