
x
PRELIMINARY
List of Tables and Figures
Advanci ng the S tandar ds
Table 2-27. Directory and Page Table Entry (DTE and PTE) Bit Definitions . . . . . . . . . . . . . . . . . 2-54
Table 2-28. CMD Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-54
Table 2-29. TLB Test Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-56
Table 2-30. Cache Test Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-59
Table 2-31. Cache Locking Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-61
Table 2-32. Interrupt Vector Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-65
Table 2-33. Interrupt and Exception Priorities. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-67
Table 2-34. Exception Changes in Real Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-68
Table 2-35. Error Code Bit Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-69
Table 2-36. SMM Memory Space Header . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-73
Table 2-37. SMHR Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-74
Table 2-38. SMM Instruction Set . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-75
Table 2-39. Requirements for Recognizing SMI# and SMINT . . . . . . . . . . . . . . . . . . . . . . . . 2-76
Table 2-40. Descriptor Types Used for Control Transfer . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-84
Table 2-41. FPU Status Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-87
Table 2-42. FPU Mode Control Register Bit Definitions . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-88
Table 2-43. Saturation Limits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2-90
Table 3-1.
M II CPU Signals Sorted by Signal Name . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-2
Table 3-2.
Clock Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Table 3-3.
Pins Sampled During RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-7
Table 3-4.
Signal States During RESET . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-8
Table 3-5.
Byte Enable Signal to Data Bus Byte Correlation. . . . . . . . . . . . . . . . . . . . . . . . . 3-9
Table 3-6.
Parity Bit to Data Byte Correlation. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-10
Table 3-7.
Bus Cycle Types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-12
Table 3-8.
Effects of WB/WT# on Cache Line State. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-16
Table 3-9.
Signal States During Bus Hold. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-17
Table 3-10. Signal States During Suspend Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-21
Table 3-11. M II CPU Bus States. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-24
Table 3-12. Bus State Transitions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-26
Table 3-13.
“1+4” Burst Address Sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-33
Table 3-14. Linear Burst Address Sequences. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-34
Table 4-1.
Pins Connected to Internal Pull-Up and Pull-Down Resistors . . . . . . . . . . . . . . . . . . 4-1
LIST OF TABLES (Continued)
Table Name
Page Number