- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98014 > MII-300GP 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 PDF資料下載
參數(shù)資料
| 型號： | MII-300GP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 |
| 封裝： | SPGA, 296 PIN |
| 文件頁數(shù)： | 194/257頁 |
| 文件大?。?/td> | 1234K |
| 代理商： | MII-300GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁當前第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
2-10
PRELIMINARY
Register Sets
Advanci ng the S tandar ds
Table 2-3.
EFLAGS Bit Definitions
BIT
POSITION
NAME
FUNCTION
0
CF
Carry Flag: Set when a carry out of (addition) or borrow into (subtraction) the most
significant bit of the result occurs; cleared otherwise.
2
PF
Parity Flag: Set when the low-order 8 bits of the result contain an even number of ones;
cleared otherwise.
4
AF
Auxiliary Carry Flag: Set when a carry out of (addition) or borrow into (subtraction) bit
position 3 of the result occurs; cleared otherwise.
6
ZF
Zero Flag: Set if result is zero; cleared otherwise.
7
SF
Sign Flag: Set equal to high-order bit of result (0 indicates positive, 1 indicates negative).
8
TF
Trap Enable Flag: Once set, a single-step interrupt occurs after the next instruction
completes execution. TF is cleared by the single-step interrupt.
9
IF
Interrupt Enable Flag: When set, maskable interrupts (INTR input pin) are acknowledged
and serviced by the CPU.
10
DF
Direction Flag: If DF=0, string instructions auto-increment (default) the appropriate index
registers (ESI and/or EDI). If DF=1, string instructions auto-decrement the appropriate
index registers.
11
OF
Overflow Flag: Set if the operation resulted in a carry or borrow into the sign bit of the
result but did not result in a carry or borrow out of the high-order bit. Also set if the
operation resulted in a carry or borrow out of the high-order bit but did not result in a
carry or borrow into the sign bit of the result.
12, 13
IOPL
I/O Privilege Level: While executing in protected mode, IOPL indicates the maximum
current privilege level (CPL) permitted to execute I/O instructions without generating an
exception 13 fault or consulting the I/O permission bit map. IOPL also indicates the
maximum CPL allowing alteration of the IF bit when new values are popped into the
EFLAGS register.
14
NT
Nested Task: While executing in protected mode, NT indicates that the execution of the
current task is nested within another task.
16
RF
Resume Flag: Used in conjunction with debug register breakpoints. RF is checked at
instruction boundaries before breakpoint exception processing. If set, any debug fault is
ignored on the next instruction.
17
VM
Virtual 8086 Mode: If set while in protected mode, the microprocessor switches to virtual
8086 operation handling segment loads as the 8086 does, but generating exception 13
faults on privileged opcodes. The VM bit can be set by the IRET instruction (if current
privilege level=0) or by task switches at any privilege level.
18
AC
Alignment Check Enable: In conjunction with the AM flag in CR0, the AC flag determines
whether or not misaligned accesses to memory cause a fault. If AC is set, alignment faults
are enabled.
21
ID
Identification Bit: The ability to set and clear this bit indicates that the CPUID instruction
is supported. The ID can be modified only if the CPUID bit in CCR4 is set.
相關PDF資料 |
PDF描述 |
|---|---|
| MJ10000 | 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1001 | 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ10022 | 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE |
| MJ3000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MII400-12E4 | 功能描述:分立半導體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝: |
| MII-400GP 95MHZ2.2V | 制造商:CYRIX 功能描述: |
| MII75-12A3 | 功能描述:分立半導體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝: |
| MI-IAM | 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules |
| MIIC5271 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復。