參數(shù)資料
型號： MII-300GP
元件分類： 微控制器/微處理器
英文描述： 32-BIT, 300 MHz, MICROPROCESSOR, PGA296
封裝： SPGA, 296 PIN
文件頁數(shù)： 167/257頁
文件大?。?/td> 1234K
代理商： MII-300GP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁當前第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
6
6-
4
1
P
R
E
L
IM
IN
A
R
Y
C
P
U
In
str
u
cti
o
n
S
e
t
S
u
m
a
r
y
PSRAW Packed Shift Right Arithmetic Word
MMX Register 1 by MMX Register 2
MMX Register by Memory
MMX Register by Immediate
4
1
0FE1 [11 mm1 mm2]
0FE1 [mod mm r/m]
0F71 [11 100 mm] #
MMX reg 1 [word] <--arith shift right, shifting in zeroes by MMX reg 2 [word]--
MMX reg [word] <--arith shift right, shifting in zeroes by memory[word--]
MMX reg [word] <--arith shift right, shifting in zeroes by [im byte]--
1/1
PSRLD Packed Shift Right Logical Dword
MMX Register 1 by MMX Register 2
MMX Register by Memory
MMX Register by Immediate
4
2
0FD2 [11 mm1 mm2]
0FD2 [mod mm r/m]
0F72 [11 010 mm] #
MMX reg 1 [dword] <--shift right, shifting in zeroes by MMX reg 2 [dword]--
MMX reg [dword] <--shift right, shifting in zeroes by memory[dword]--
MMX reg [dword] <--shift right, shifting in zeroes by[im byte]--
1/1
PSRLQ Packed Shift Right Logical Qword
MMX Register 1 by MMX Register 2
MMX Register by Memory
MMX Register by Immediate
4
3
0FD3 [11 mm1 mm2]
0FD3 [mod mm r/m]
0F73 [11 010 mm] #
MMX reg 1 [qword] <--shift right, shifting in zeroes by MMX reg 2 [qword]
MMX reg [qword] <--shift right, shifting in zeroes by memory[qword]
MMX reg [qword] <--shift right, shifting in zeroes by [im byte]
1/1
PSRLW Packed Shift Right Logical Word
MMX Register 1 by MMX Register 2
MMX Register by Memory
MMX Register by Immediate
4
0FD1 [11 mm1 mm2]
0FD1 [mod mm r/m]
0F71 [11 010 mm] #
MMX reg 1 [word] <--shift right, shifting in zeroes by MMX reg 2 [word]
MMX reg [word] <--shift right, shifting in zeroes by memory[word]
MMX reg [word] <--shift right, shifting in zeroes by imm[word]
1/1
PSUBB Subtract Byte With Wrap-Around
MMX Register 2 to MMX Register1
Memory to MMX Register
4
5
0FF8 [11 mm1 mm2]
0FF8 [mod mm r/m]
MMX reg 1 [byte] <---- MMX reg 1 [byte] subtract MMX reg 2 [byte]
MMX reg [byte] <---- MMX reg [byte] subtract memory [byte]
1/1
PSUBD Subtract Dword With Wrap-Around
MMX Register 2 to MMX Register1
Memory to MMX Register
4
6
0FFA [11 mm1 mm2]
0FFA [mod mm r/m]
MMX reg 1 [dword] <---- MMX reg 1 [dword] subtract MMX reg 2 [dword]
MMX reg [dword] <---- MMX reg [dword] subtract memory [dword]
1/1
PSUBSB Subtract Byte Signed With Saturation
MMX Register 2 to MMX Register1
Memory to MMX Register
4
7
0FE8 [11 mm1 mm2]
0FE8 [mod mm r/m]
MMX reg 1 [sign byte] <--sat-- MMX reg 1 [sign byte] subtract MMX reg 2 [sign byte]
MMX reg [sign byte] <--sat-- MMX reg [sign byte] subtract memory [sign byte]
1/1
PSUBSW Subtract Word Signed With Saturation
MMX Register 2 to MMX Register1
Memory to MMX Register
4
9
0FE9 [11 mm1 mm2]
0FE9 [mod mm r/m]
MMX reg 1 [sign word] <--sat-- MMX reg 1 [sign word] subtract MMX reg 2 [sign word]
MMX reg [sign word] <--sat-- MMX reg [sign word] subtract memory [sign word]
1/1
PSUBUSB Subtract Byte Unsigned With Saturation
MMX Register 2 to MMX Register1
Memory to MMX Register
5
0
0FD8 [11 mm1 mm2]
0FD8 [11 mm reg]
MMX reg 1 [byte] <--sat-- MMX reg 1 [byte] subtract MMX reg 2 [byte]
MMX reg [byte] <--sat-- MMX reg [byte] subtract memory [byte]
1/1
PSUBUSW Subtract Word Unsigned With Saturation
MMX Register 2 to MMX Register1
Memory to MMX Register
5
1
0FD9 [11 mm1 mm2]
0FD9 [11 mm reg]
MMX reg 1 [word] <--sat-- MMX reg 1 [word] subtract MMX reg 2 [word]
MMX reg [word] <--sat-- MMX reg [word] subtract memory [word]
1/1
PSUBW Subtract Word With Wrap-Around
MMX Register 2 to MMX Register1
Memory to MMX Register
5
2
0FF9 [11 mm1 mm2]
0FF9 [mod mm r/m]
MMX reg 1 [word] <---- MMX reg 1 [word] subtract MMX reg 2 [word]
MMX reg [word] <---- MMX reg [word] subtract memory [word]
1/1
Table 6-25. M II Processor MMX Instruction Set Clock Count Summary (Continued)
MMX INSTRUCTIONS
OPCODE
OPERATION
CLOCK
COUNT
LATENCY/
THROUGHPUT
相關PDF資料
PDF描述
MJ10000 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1001 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ10022 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE
MJ3000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
相關代理商/技術參數(shù)
參數(shù)描述
MII400-12E4 功能描述:分立半導體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝:
MII-400GP 95MHZ2.2V 制造商:CYRIX 功能描述:
MII75-12A3 功能描述:分立半導體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝:
MI-IAM 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules
MIIC5271 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*