參數(shù)資料
型號: MII-300GP
元件分類: 微控制器/微處理器
英文描述: 32-BIT, 300 MHz, MICROPROCESSOR, PGA296
封裝: SPGA, 296 PIN
文件頁數(shù): 205/257頁
文件大小: 1234K
代理商: MII-300GP
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁當前第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
2-20
PRELIMINARY
System Register Set
Advanci ng the S tandar ds
System Register Set
Interrupt Gate Descriptors are used to enter a
hardware interrupt service routine. Trap Gate
Descriptors are used to enter exceptions or soft-
ware interrupt service routines. Trap Gate and
Interrupt Gate Descriptors can only be located
in the IDT.
Call Gate Descriptors are used to enter a proce-
dure (subroutine) that executes at the same or a
more privileged level. A Call Gate Descriptor
primarily defines the procedure entry point and
the procedure’s privilege level.
Figure 2-9.
Gate Descriptor
Table 2-10.
Gate Descriptor Bit Definitions
BIT
POSITION
MEMORY
OFFSET
NAME
DESCRIPTION
31-16
15-0
+4
+0
OFFSET
Offset used during a call gate to calculate the branch target.
31-16
+0
SELECTOR
Segment selector used during a call gate to calculate the branch target.
15
+4
P
Segment present.
14-13
+4
DPL
Descriptor privilege level.
11-8
+4
TYPE
Segment type:
0100 = 16-bit call gate
0101 = task gate
0110 = 16-bit interrupt gate
0111 = 16-bit trap gate
1100 = 32-bit call gate
1110 = 32-bit interrupt gate
1111 = 32-bit trap gate.
4-0
+4
PARAMETERS Number of 32-bit parameters to copy from the caller’s stack to the called
procedure’s stack (valid for calls).
OFFSET 31-16
SELECTOR 15-0
31
P
TYPE
0
PARAMETERS
+0
+4
1707903
16
0
OFFSET 15-0
15 14
13 12 11
8 7
0
DPL
Gate Descriptors provide protection for exe-
cutable segments operating at different privilege
levels. Figure 2-9 illustrates the format for Gate
Descriptors and Table 2-10 lists the correspond-
ing bit definitions.
Task Gate Descriptors are used to switch the
CPU’s context during a task switch. The selec-
tor portion of the task gate descriptor locates a
Task State Segment. These descriptors can be
located in the GDT, LDT or IDT tables.
c:\ dataoem\!m2\!m2_2-20.fm
April 1, 1 997 4:2 6 pm
Rev 0.71
相關PDF資料
PDF描述
MJ10000 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ1001 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA
MJ10022 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE
MJ3000 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA
相關代理商/技術參數(shù)
參數(shù)描述
MII400-12E4 功能描述:分立半導體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝:
MII-400GP 95MHZ2.2V 制造商:CYRIX 功能描述:
MII75-12A3 功能描述:分立半導體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝:
MI-IAM 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules
MIIC5271 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR