- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98014 > MII-300GP 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 PDF資料下載
參數(shù)資料
| 型號(hào)： | MII-300GP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 |
| 封裝： | SPGA, 296 PIN |
| 文件頁數(shù)： | 20/257頁 |
| 文件大?。?/td> | 1234K |
| 代理商： | MII-300GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁當(dāng)前第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
2-85
2
PRELIMINARY
Virtual 8086 Mode
Virtual 8086 Mode
2-85
2.18
Virtual 8086 Mode
Both real mode and virtual 8086 (V86) mode
are supported by the M II CPU allowing execu-
tion of 8086 application programs and 8086
operating systems. V86 mode allows the
execution of 8086-type applications, yet still
permits use of the M II CPU paging mecha-
nism. V86 tasks run at privilege level 3.
When loaded, all segment limits are set to
FFFFh (64K) as in real mode.
2.18.1 V86 Memory
Addressing
While in V86 mode, segment registers are used
in an identical fashion to real mode. The
contents of the segment register are multiplied
by 16 and added to the offset to form the
segment base linear address. The M II CPU
permits the operating system to select which
programs use the V86 address mechanism and
which programs use protected mode
addressing for each task.
The M II CPU also permits the use of paging
when operating in V86 mode. Using paging,
the 1-MByte memory space of the V86 task can
be mapped to anywhere in the 4-GByte linear
memory space of the M II CPU.
The paging hardware allows multiple V86
tasks to run concurrently, and provides protec-
tion and operating system isolation. The
paging hardware must be enabled to run
multiple V86 tasks or to relocate the address
space of a V86 task to physical address space
greater than 1 MByte.
2.18.2 V86 Protection
All V86 tasks operate with the least amount of
privilege (level 3) and are subject to all of the
M II CPU protected mode protection checks. As
a result, any attempt to execute a privileged
instruction within a V86 task results in a
general protection fault.
In V86 mode, a slightly different set of instruc-
tions are sensitive to the I/O privilege level
(IOPL) than in protected mode. These instruc-
tions are: CLI, INT n, IRET, POPF, PUSHF, and
STI. The INT3, INTO and BOUND variations
of the INT instruction are not IOPL sensitive.
2.18.3 V86 Interrupt Handling
To fully support the emulation of an 8086-type
machine, interrupts in V86 mode are handled
as follows. When an interrupt or exception is
serviced in V86 mode, program execution
transfers to the interrupt service routine at
privilege level 0 (i.e., transition from V86 to
protected mode occurs) and the VM bit in the
EFLAGS register is cleared. The protected
mode interrupt service routine then deter-
mines if the interrupt came from a protected
mode or V86 application by examining the VM
bit in the EFLAGS image stored on the stack.
The interrupt service routine may then choose
to allow the 8086 operating system to handle
the interrupt or may emulate the function of
the interrupt handler. Following completion
of the interrupt service routine, an IRET
instruction restores the EFLAGS register
(restores VM=1) and segment selectors and
control returns to the interrupted V86 task.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MJ10000 | 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1001 | 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ10022 | 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE |
| MJ3000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MII400-12E4 | 功能描述:分立半導(dǎo)體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝: |
| MII-400GP 95MHZ2.2V | 制造商:CYRIX 功能描述: |
| MII75-12A3 | 功能描述:分立半導(dǎo)體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風(fēng)格:Screw 封裝 / 箱體:DT61 封裝: |
| MI-IAM | 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules |
| MIIC5271 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。