- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄98014 > MII-300GP 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 PDF資料下載
參數(shù)資料
| 型號： | MII-300GP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 32-BIT, 300 MHz, MICROPROCESSOR, PGA296 |
| 封裝： | SPGA, 296 PIN |
| 文件頁數(shù)： | 14/257頁 |
| 文件大?。?/td> | 1234K |
| 代理商： | MII-300GP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁當前第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁
2-79
2
PRELIMINARY
System Management Mode
System Management Mode
2-79
While operating in this mode, SMIACT# output
is not used to indicate that the CPU is operating
in SMM mode. This is left to the SMM driver.
In Cyrix enhanced SMM, SMIACT# is asserted
for every SMM memory bus cycle and is de-as-
serted for every non-SMM bus cycle. In this
mode the SMIACT# pin meets the timing of
D/C# and W/R#.
During RESET, the USE_SMI bit in CCR1 is
cleared. While USE_SMI is zero, SMIACT# is
always negated. SMIACT# does float during bus
hold states.
Cacheability of SMM Space
In SL-compatible SMM mode, caching is not
available, but in Cyrix SMM mode, both code
and data caching is supported. In order to cache
SMM data and avoid coherency issues the
processor assumes no overlap of main memory
with SMM memory. This implies that a section
of main memory must be dedicated for SMM.
The on-chip cache sets a special ID bit in the
cache tag block for each line that contains SMM
code data. This ID bit is then used by the bus
controller to regulate assertion of the SMIACT#
pin for write-back of any SMM data.
Nested SMI
Only in the Cyrix Enhanced SMM mode is
nesting of SMI interrupts supported. This is
important to allow high priority events such as
audio emulation to interrupt lower priority SMI
code. In the case of nesting, it is up to the SMM
driver to determine which SMM event is being
serviced, which to prioritize, and perform all
SMM interrupt control functions.
Software enables and disables SMI interrupts
while in SMM mode by setting and clearing the
nest-enable bit (N bit, bit 6 of CCR6). By default
the CPU automatically disables SMI interrupts
(clears the N bit) on entry to SMM mode, and
re-enables them (sets the N bit) when exiting
SMM mode (i.e., RSM). The SMI handler can
optionally enable nesting to allow higher
priority SMI interrupts to occur while handling
the current SMI event.
The SMI handler is responsible for managing
the SMHR pointer register when processing
nested SMI interrupts. Before nested SMI’s can
be serviced the current SMM handler must save
the contents of the SMHR pointer register and
then load a new value into the SMHR register for
use by a subsequent nested SMI event.
Prior to execution of a RSM instruction the
contents of the old SMHR pointer register must
be restored for proper operation to continue.
Prior to restoring the contents of old SMHR
pointer register one should disable additional
SMI’s. This should be done so that the CPU will
not inadvertently receive and service an SMI
event after the old SMHR contents have been
restored but before the RSM instruction is
executed.
2.15.6 Maintaining the FPU
and MMX States
If power will be removed from the CPU or if the
SMM routine will execute MMX or FPU instruc-
tions, then the MMX or FPU state should be
maintained for the application running before
SMM was entered. If the MMX or FPU state is to
be saved and restored from within SMM, there
are certain guidelines that must be followed to
make SMM completely transparent to the appli-
cation program.
相關PDF資料 |
PDF描述 |
|---|---|
| MJ10000 | 20 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ1001 | 10 A, 80 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
| MJ10022 | 40 A, 350 V, NPN, Si, POWER TRANSISTOR, TO-204AE |
| MJ3000 | 10 A, 60 V, NPN, Si, POWER TRANSISTOR, TO-204AA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MII400-12E4 | 功能描述:分立半導體模塊 IGBT MODULE 1200V, 400A RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝: |
| MII-400GP 95MHZ2.2V | 制造商:CYRIX 功能描述: |
| MII75-12A3 | 功能描述:分立半導體模塊 75 Amps 1200V RoHS:否 制造商:Infineon Technologies 產(chǎn)品:Thyristor Power Modules 類型:Phase Controls 安裝風格:Screw 封裝 / 箱體:DT61 封裝: |
| MI-IAM | 制造商:VICOR 制造商全稱:Vicor Corporation 功能描述:Military Input Attenuator Modules |
| MIIC5271 | 制造商:MICREL 制造商全稱:Micrel Semiconductor 功能描述:UCAP NEGATIVE LOW DROPOUT REGULATOR |
發(fā)布緊急采購，3分鐘左右您將得到回復。