
iii
Contents
Title
Section
Page
1
Introduction
1.1
1.2
1.3
1.4
11
11
12
13
14
14
15
15
16
17
17
18
18
19
21
22
22
22
22
22
22
23
23
23
23
23
23
24
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Features
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Description
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Terminal Assignments
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Terminal Functions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.1
DMA/Bulky Data Interface
1.4.2
Microcontroller/Microprocessor Signals
1.4.3
Physical Layer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.4
Test Interface
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.5
Power Supplies
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4.6
Miscellaneous
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Terminal Assignments for TSB43AA82A
1.5.1
144-Terminal PGE Package
1.5.2
176-Terminal GGW Package
Architecture
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1
Host I/F
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.2
DMA I/F (Bulky Data I/F)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.3
Configuration Register (CFR)
2.4
Fast ORB Exchanger (FOX)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.5
Auto Response (AR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.6
Transaction/Timer Manager (TrMgr)
2.7
Packet Distributor
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.8
Packetizer
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.9
Configuration ROM
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.10
Link Core
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.11
PHY (and PHY Interface)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.12
FIFOs
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.13
Example System Block Diagrams
2.13.1
Asynchronous Mode With Separate Microcontroller
and DMA Bus
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.13.2
SCSI Mode With Shared Microcontroller and DMA Bus
Configuration Register (CFR)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1
Addressing
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2
Data Bit/Byte Order
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3
Write/Read Access
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4
CFR Definitions
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.4.1
Version/Revision Register at 00h
. . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . .
1.5
. . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . .
2
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24
25
31
31
31
36
36
36
. .
3
. . . . . . . . . . . . . . . . . . . . .