- 您現在的位置：買賣IC網 > PDF目錄98045 > MT8LLN22NCNE PCI BUS CONTROLLER, PBGA316 PDF資料下載
參數資料
| 型號： | MT8LLN22NCNE |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA316 |
| 封裝： | 27 X 27 MM, PLASTIC, BGA-316 |
| 文件頁數： | 72/145頁 |
| 文件大小： | 2285K |
| 代理商： | MT8LLN22NCNE |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁
Coppertail Product Specification
MT8LLN22NCNE.fm – Rev. 1, Pub. 2/02
32
2002, Micron Technology Inc.
PRELIMINARY
MT8LLN22NCNE
COPPERTAIL
Power Management Base Address (Device 7h, Function 0h)
3:0
Interrupt Routing. SCI interrupts will be routed to the following inter-
rupt. Values not shown are reserved.
0011: IRQ3
0100: IRQ4
0101: IRQ5
0110: IRQ6
0111: IRQ7
1001: IRQ9
1010: IRQ10
1011: IRQ11
1100: IRQ12
1110: IRQ14
1111: IRQ15
R/W
0
ADDRESS: 68h-69h
SYMBOL: ACPI_BASE
BITS
DESCRIPTION
PROPERTIES
RESET
15:8
Base Address for the ACPI and GPIO I/O space. Any non-zero value is con-
sidered an enable. Allows for 256 Bytes of I/O space to be mapped along
256 byte boundaries.
R/W
0
7:2
Reserved.
R/O
0
1Reserved.
R/O
0
Space type. Indicates I/O space.
R/O
1
SCI Interrupt Routing (Device 7h, Function 0h) (continued)
ADDRESS: 66h
SYMBOL: SCI_INT_ROUT
BITS
DESCRIPTION
PROPERTIES
RESET
Extended Enable (Device 7h, Function 0h)
ADDRESS: 6Ah
SYMBOL: EXT_EN
BITS
DESCRIPTION
PROPERTIES
RESET
7
GPM Sequence. Must be set.
R/W
0
6
GPM prefetch flush enable. Must be set.
R/W
0
5
APIC Flush Enable. When set, the APIC will wait until an
APIC_FLUSH_ACK# has been detected before issuing a packet on the
APIC bus. When clear, APIC_FLUSH_ACK# is ignored.
R/W
0
4
Micron Reserved
R/W
0
3
LPC Target Enabled. When set, LPC bus masters may perform upstream
transactions. When clear, the I/O controller will ignore LPC bus master
requests.
R/W
0
2
APIC enabled. When set, memory cycles directed to the I/O APIC memory
space are enabled for address decode. When clear, memory cycles
directed to the I/O APIC memory space are ignored.
R/W
0
相關PDF資料 |
PDF描述 |
|---|---|
| MTB10N40ET4 | 10 A, 400 V, 0.55 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB15N06V | 15 A, 60 V, 0.12 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB15N06VT4 | 15 A, 60 V, 0.12 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB16N25E | 16 A, 250 V, 0.25 ohm, N-CHANNEL, Si, POWER, MOSFET |
| MTB16N25ET4 | 16 A, 250 V, 0.25 ohm, N-CHANNEL, Si, POWER, MOSFET |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MT8LLN22NCNE-A | 制造商:Micron Technology Inc 功能描述:COPPERTAIL CHIPSET - Trays |
| MT8LLN22NCNE-A2 | 制造商:Micron Technology Inc 功能描述:COPPERTAIL CHIPSET AND MOTHERBOARD - Trays |
| MT8LSDF3264WG-133D1 | 制造商:Micron Technology Inc 功能描述:256MB 32MX64 SYNCH DRAM MODULE MICRO DIMM 3.3V - Trays |
| MT8LSDT1664 | 制造商:Micron Technology Inc 功能描述:128MB 16MX64 SDRAM MODULE PBF DIMM 3.3V - Trays |
| MT8LSDT1664AG-10EB1 | 制造商:Micron Technology Inc 功能描述:DRAM MOD SDRAM 1GBIT 168UDIMM - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復。