- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67681 > IBM21P100BGC PCI BUS CONTROLLER, PBGA304 PDF資料下載
參數(shù)資料
| 型號： | IBM21P100BGC |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA304 |
| 封裝： | 31 X 31 MM, PLASTIC, BGA-304 |
| 文件頁數(shù)： | 99/144頁 |
| 文件大?。?/td> | 5197K |
| 代理商： | IBM21P100BGC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁
IBM21P100BGC
IBM 133 PCI-X Bridge R2.0
Configuration Registers
Page 58 of 144
ppb20_pcix_regs.fm.01
October 15, 2001
5.2.4.22 Prefetchable Memory Base Register
This register specifies the base of the prefetchable memory address range bits 31:20 and is used in conjunc-
tion with the prefetchable memory limit register, the prefetchable base upper 32 bits register, and the
prefetchable limit upper 32 bits register to specify a range of 64-bit addresses supported for prefetchable
memory transactions on the PCI bus. Address bits 19:0 are assumed to be x‘0 0000’ for the base address.
This register also specifies that the bridge supports 64-bit prefetchable memory addressing.
5.2.4.23 Prefetchable Memory Limit Register
This register specifies the upper address of the prefetchable memory address range bits 31:20 and is used in
conjunction with the prefetchable memory base register, the prefetchable base upper 32 bits register, and the
prefetchable limit upper 32 bits register to specify a range of 64-bit addresses supported for prefetchable
memory transactions on the PCI bus. Address bits 19:0 are assumed to be x‘FFFFF’ for the limit address.
This register also specifies that the bridge supports 64-bit prefetchable memory addressing.
Address Offset
x‘24’
Access
See individual fields
Reset Value
x‘8001’
Prefetchable Memory Base Address
64-Bit
Addressing
15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
Bit(s)
Access
Field Name and Description
15:4
RW
Prefetchable Memory Base Address
Address bits 31:20 of the base address for the address range of prefetchable memory operations that are
passed from the primary to the secondary PCI bus.
3:0
RO
64-bit addressing. Set to b‘0001’ to indicate support of 64-bit addressing.
Address Offset
x‘26’
Access
See individual fields
Reset Value
x‘0001’
Prefetchable Memory Limit Address
64-Bit
Addressing
15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
0
Bit(s)
Access
Field Name and Description
15:4
RW
Prefetchable Memory Limit Address
Address bits 31:20 of the limit address for the address range of prefetchable memory operations that are
passed from the primary to the secondary PCI bus.
3:0
RO
64-bit addressing. Set to b‘0001’ to indicate support of 64-bit addressing.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM25403GCX-3JC76C2 | RISC PROCESSOR, PQFP16 |
| IBM25405GP-3BA200C2 | RISC PROCESSOR, PBGA456 |
| IBM25EMPPC603EFG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, PQFP240 |
| IBM25EMPPC603EBG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, CBGA255 |
| IBM25EMPPC740LDBC4000 | 32-BIT, 400 MHz, RISC PROCESSOR, CBGA255 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM24L5086 | 制造商:AVED MEMORY PRODUCTS 功能描述: 制造商:AVED Memory Products 功能描述: |
| IBM25403GCX-3BC80C2 | 制造商:IBM 功能描述:RISC PROCESSOR, 160 Pin Plastic BGA |
| IBM25403GCX-3JC50C2 | 制造商:IBM 功能描述:403GCX-3JC50C2 |
| IBM25403GCX-3JC66C2 | 制造商:IBM 功能描述: |
| IBM25403GCX3JC76C2 | 制造商:IBM 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。