- 您現(xiàn)在的位置：買賣IC網 > PDF目錄377598 > L64360 (LSI Corporation) Highly Integrated ATM Segmentation and Reassembly (SAR) Engine optimized for internetworking applications(用于優(yōu)化網絡的高度集成的異步傳輸模式-分段和重組處理芯片) PDF資料下載
參數資料
| 型號： | L64360 |
| 廠商： | LSI Corporation |
| 英文描述： | Highly Integrated ATM Segmentation and Reassembly (SAR) Engine optimized for internetworking applications(用于優(yōu)化網絡的高度集成的異步傳輸模式-分段和重組處理芯片) |
| 中文描述： | 高度集成的自動柜員機分段和重組（SAR）的網絡應用（用于優(yōu)化網絡的高度集成的異步傳輸模式-分段和重組處理芯片優(yōu)化引擎） |
| 文件頁數： | 76/232頁 |
| 文件大?。?/td> | 1389K |
| 代理商： | L64360 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁當前第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁
7-6
Pacing Rate Unit (PRU)
7.6
Stall Register
(SR)
The PRU contains a Stall Register used to suspend one or more PRPCs.
Setting a Stall Mask Bit to one in the Stall Register causes the correspond-
ing PRPC to stop counting. Stall Mask Bits [9:0] correspond to PRPCs 9
through 0. Credit does not accumulate for a PRPC with its Stall Mask Bit
set to one or when a PRPC is stalled at zero. If a PRPC is stalled at zero,
thePRUsetsitsCreditBitassoonastheStallBitiscleared.OncetheStall
Mask Bit is cleared to zero, the corresponding PRPC begins counting
againfromwhereitleftoff.TheAPUshoulduseeithertheStoreHalfword
or the Store Word instruction to write to this register.
Figure 7.5
shows the Stall Register format.
Figure 7.5
Stall Register
The Stall Register’s Effective Address is 0xFFF04200.
7.7
CellRatePacing
The ATMizer Architecture can implement Cell Rate Pacing by controlling
the CS-PDU Segmentation Rates.
Peak Rate Pacing
and Burst Length
The ATMizer Architecture can implement the ATM Layer Peak Rate Pac-
ing and Maximum Burst Length control functions.
Once a CS-PDU or CS-PDU fragment has been passed to the ATMizer
Architecture for segmentation, the ATMizer Architecture controls the rate
of cell generation from the CS-PDU and the number of back-to-back cells
generatedfromeachCS-PDU.ACS-PDUcanbeattachedtoanyofthe10
user-programmable Peak Rate Pacing Counters in the ATMizer Architec-
ture. Each PRPC counts down by one on each clock tick. Since each CS-
PDU attached to a given PRPC may have its own Burst Length value, the
count in the Peak Rate Pacing Register actually determines the Service
Interval for the Channel Group, not necessarily the peak rate of cell gener-
ation for CS-PDUs attached to that PRPC. CS-PDUs attached to a partic-
ular PRPC with similar characteristics, such as channel priority, are
collectivelyreferredtoasaChannelGroup.MorethanoneChannelGroup
can be attached to a single PRPC. If the Burst Lengths for each CS-PDU
attached to a PRPC are identical, the PRPC count determines the actual
peak rate of segmentation for CS-PDUs belonging to that Channel Group.
15
10 9
0
Reserved
1
1. All reserved bits must be 0.
Stall Mask (PRPCs 9 - 0)
相關PDF資料 |
PDF描述 |
|---|---|
| L64364 | Highly Integrated ATM Segmentation and Reassembly (SAR) Engine optimized for internetworking applications(用于優(yōu)化網絡的高度集成的異步傳輸模式-分段和重組處理芯片) |
| L64381 | 4-Port Ethernet Controller(四端口以太網控制器) |
| L64388 | A General-Purpose,High-Performance Remote Access Communications Processor(通用的、高性能、遠程訪問通信處理器) |
| L64704 | Satellite Decoder Which Contains A BPSK/QPSK Demodulator And A Concatenated FEC Decoder(衛(wèi)星信號譯碼器（包含BPSK/QPSK 解調器和FEC解碼器）) |
| L64724 | Satellite Receiver(衛(wèi)星信號接收器（包含BPSK/QPSK 解調器和FEC解碼器）) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| L64360A1-50 | 制造商:LSI Corporation 功能描述:64360A1-50 |
| L64360A1-WV3E41FAA | 制造商:LSI 功能描述: 制造商:LSI Corporation 功能描述: |
| L64360A2-40 | 制造商:LSI 功能描述: 制造商:LSI Corporation 功能描述: |
| L64364 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:L64364 ATMizer II+ ATM-SAR Chip programming guide 1/00 |
| L64364NL | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Telecomm/Datacomm |
發(fā)布緊急采購，3分鐘左右您將得到回復。