- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45222 > MC68HC05PD6 (FREESCALE SEMICONDUCTOR INC) 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | MC68HC05PD6 |
| 廠商： | FREESCALE SEMICONDUCTOR INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | PLASTIC, TQFP-80 |
| 文件頁數(shù)： | 129/165頁 |
| 文件大?。?/td> | 841K |
| 代理商： | MC68HC05PD6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁當前第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁
GENERAL RELEASE SPECIFICATION
July 7, 1997
MOTOROLA
CLOCK DISTRIBUTION
MC68HC05PD6
8-6
REV 1.1
The COP uses the clock that is selected by the RTR1 and RTR0 bits. COP time-
out reset will be generated if the COP enable (COPE) bit is set. The COP time-out
reset has the same vector address as POR and external RESET. To prevent the
COP time-out the COP divider is cleared by writing a ‘0’ to bit 0 of address $FFF0.
When the Time Base divider is driven by the OSC clock, clock for the divider is
suspended during STOP mode or when FOSCE is 0. This may cause COP period
stretching or no COP time-out reset when processing errors occur. It is
recommended that XOSC clock to be used for the COP functions to avoid these
problems.
When the Time Base (COP) divider is driven by the XOSC clock, the divider does
not stop counting and writing a ‘0’ to bit 0 of address $FFF0 must be triggered to
prevent the COP time-out.
8.4.4 Time Base Control Register 1 (TBCR1)
TBCLK – Time Base Clock
The TBCLK bit selects Time Base clock source. This bit is cleared on reset.
After reset, write to this bit is allowed only once.
0 =
XOSC clock is selected
1 =
OSC clock divide-by 128 is selected
LCLK – LCD Clock
The LCLK bit selects clock for the LCD driver. This bit is cleared on reset.
0 =
Divide by 64 is selected
1 =
Divide by 128 is selected
Table 8-3. COP Time Out Period
RTR1
RTR0
COP PERIOD (ms)
OSC=4MHz
OSC=4.1943MHz
XOSC=76.8kHz
MIN
MAX
MIN
MAX
MIN
MAX
0
1
12.3
16.4
11.7
15.6
10
13.33
0
1
393
524
375
500
320
426.67
1
0
786
1048
750
1000
640
853.33
1
1573
2097
1500
2000
1280
1706.66
W
R
TBCR1
$0010
reset
TBCLK
0
7
00
54
0
0000
6
3210
0
LCLK
0
T2R0
T2R1
相關PDF資料 |
PDF描述 |
|---|---|
| MC68HC705PD6 | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PQFP80 |
| MC68HC05PE0P | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDIP28 |
| MC68HC05PE0CDW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC05PL4CSD | 8-BIT, MROM, 2.56 MHz, MICROCONTROLLER, PDSO28 |
| MC68HC705PL4BDW | 8-BIT, OTPROM, 2.56 MHz, MICROCONTROLLER, PDSO28 |
相關代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05PV8 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Techinal Data - rev 1.9 |
| MC68HC05PV8A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Techinal Data - rev 1.9 |
| MC68HC05RC16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC05RC16DW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
| MC68HC05RC16FN | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:General Release Specification |
發(fā)布緊急采購，3分鐘左右您將得到回復。