- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄97874 > EC000UM EC000 Core User＇s Manual (SCM68000) PDF資料下載
參數(shù)資料
| 型號： | EC000UM |
| 英文描述： | EC000 Core User＇s Manual (SCM68000) |
| 中文描述： | EC000核心用戶手冊（SCM68000） |
| 文件頁數(shù)： | 38/145頁 |
| 文件大?。?/td> | 829K |
| 代理商： | EC000UM |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁當前第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁
Electrical Characteristics
MOTOROLA
EC000 CORE PROCESSOR USER’S MANUAL
7-3
251
ASB, DSB Negated to Data-Out Invalid (Write)
10
—
10
—
ns
261
Data-Out Valid to DSB Asserted (Write)
10
—
10
—
ns
274
Data-In Valid to Clock Low (Setup Time on Read)
5—5—
ns
281
ASB, DSB Negated to DTACKB Negated (Asynchronous Hold)
0
95
0
95
ns
28A1
Clock High to DTACKB Negated
—
95
—
95
ns
29
ASB, DSB Negated to Data-In Invalid (Hold Time on Read)
0—0—
ns
29A
ASB, DSB Negated to Data-In High Impedance (Read)
—
75
—
75
ns
30
ASB, DSB Negated to BERRB Negated
0—0—
ns
311,4
DTACKB Asserted to Data-In Valid (Setup Time on Read)
—
42
—
42
ns
32
HALTIB and RESETIB Input Transition Time
0
100
0
100
ns
474
Asynchronous Input Setup Time
5—5—
ns
481,2
BERRB Asserted to DTACKB Asserted
10
—
10
—
ns
53
Data-Out Hold from Clock High (Write)
0—0—
ns
55
RWB Asserted to Data Bus Impedance Change (Write)
0—0—
ns
563
HALTIB, RESETIB Pulse Width
10
—
10
—
clks
NOTES:
1.Actual value depends on clock period.
2.If #47 is satised for both DTACKB and BERRB, #48 may be ignored. In the absence of DTACKB, BERRB is an
asynchronous input using the asynchronous input setup time (#47).
3.For power-up, the MC68000 must be held in the reset state for 132 clock cycles to allow stablization of on-chip circuitry.
After the system is powered up, #56 refers to the minimum pulse width required to reset the processor.
4.If the asynchronous input setup time (#47) requirement is satised for DTACKB, the DTACKB asserted to data setup
time (#31) requirement can be ignored. The data must only satisfy the data-in to clock low setup time (#27) for the
following clock cycle.
5.ASB and DSB will be asserted from the rising edge of state 2 (S2) until the falling edge of state 7 (S7).
6.During a write, DSB will be asserted in state 4 (S4) and negated in S7.
7.With consecutive bus cycles, ASB and DSB are negated from the falling edge of S7 to the rising edge of S2.
Num
Characteristic
3.3 V
5.0 V
Unit
Min
Max
Min
Max
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EC103B | Sensitive SCRs |
| EC103B1 | Sensitive SCRs |
| EC103B2 | Sensitive SCRs |
| EC103B3 | Sensitive SCRs |
| EC103D175 | Thyristor Product Catalog |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EC0010-000 | 制造商:TE Connectivity 功能描述:EC0010-000 |
| EC001031 | 制造商:PHOENIX 制造商全稱:PHOENIX CONTACT 功能描述:Header, Nominal current: 12 A, Rated voltage (III/2): 320 V, Assembly: Soldering |
| EC001121 | 制造商:PHOENIX 制造商全稱:PHOENIX CONTACT 功能描述:Plug component, Nominal current: 12 A, Rated voltage (III/2): 320 V, Number of positions: 4, Pitch: 5mm, Connection method: Screw connection, Color: Black, Contact surface: Tin |
| EC001283 | 制造商:PHOENIX 制造商全稱:PHOENIX CONTACT 功能描述:Plug component, Nominal current: 12 A, Rated voltage (III/2): 320 V, Number of positions: 7, Pitch: 5.08 mm, Connection method: Solder/Slip-on connection, Color: green, Contact surface: Tin, Assembly: Direct mounting |
| EC0013-000 | 制造商:TE Connectivity 功能描述:EC0013-000 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。