- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄372112 > SAA7108 (NXP Semiconductors N.V.) PC-CODEC PDF資料下載
參數(shù)資料
| 型號(hào)： | SAA7108 |
| 廠商： | NXP Semiconductors N.V. |
| 元件分類： | Codec |
| 英文描述： | PC-CODEC |
| 中文描述： | PC的編解碼器 |
| 文件頁數(shù)： | 99/202頁 |
| 文件大?。?/td> | 983K |
| 代理商： | SAA7108 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁當(dāng)前第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
2004 Mar 16
99
Philips Semiconductors
PC-CODEC
SAA7108E; SAA7109E
10.6
Host port for 16-bit extension of video data I/O (H port)
The H port, pins HPD, can be used to extend the data I/O paths to 16-bit.
The I port has functional priority. If I8_16[93H[6]] is set to logic 1 the output drivers of the H port are enabled and are
dependent on the I port enable control. When I8_16 = 0, the HPD output is disabled.
Table 63
Signals dedicated to the host port
SYMBOL
PIN
I/O
DESCRIPTION
BIT
HPD7 to
HPD0
A13, D12, C12, B12,
A12, C11, B11 and A11
I/O 16-bit extension for digital I/O
(chrominance component)
IPE[1:0] 87H[1:0], ITRI[8FH[6]] and
I8_16[93H[6]]
10.7
Basic input and output timing diagrams for the
I and X ports
10.7.1
I
PORT OUTPUT TIMING
The following diagrams (Figs 39 to 45) illustrate the output
timing via the I port. IGPH and IGPV are indicated as
logic 1 active gate signals. If reference pulses are
programmed, these pulses are generated on the rising
edgeofthelogic 1activegates.Validdataisaccompanied
by the output data qualifier on pin IDQ. In addition, invalid
cycles are marked with output code 00H.
The IDQ output pin may be defined to be a gated clock
output signal (ICLK AND internal IDQ).
10.7.2
X
PORT INPUT TIMING
The input timing requirements at the X port are the same
as those for the I port output. However, the following
differences should be noted:
It is not necessary to mark invalid cycles with a 00H
code
No constraints on the input qualifier (can be a random
pattern)
XCLK may by a gated clock (XCLK AND external XDQ).
Remark
: All timings illustrated are given for an
uninterrupted output stream (no handshake with the
external hardware).
IPD[7:0]
IGPH
IDQ
ICLK
00
FF
00
00
SAV
00
CB
Y
CR
Y
00
CB
Y
CR
Y
00
MHB550
Fig.39 Output timing at the I port for serial 8-bit data at start of a line (ICODE = 1).
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| SAA7109 | PC-CODEC |
| SAA7108E | PC-CODEC |
| SAA7109E | PC-CODEC |
| SAA7108AE | HD-CODEC |
| SAA7109A | HD-CODEC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| SAA7108AE | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC |
| SAA7108E | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC |
| SAA7109 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC |
| SAA7109A | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC |
| SAA7109AE | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。