參數(shù)資料
型號: SAA7108
廠商: NXP Semiconductors N.V.
元件分類: Codec
英文描述: PC-CODEC
中文描述: PC的編解碼器
文件頁數(shù): 87/202頁
文件大小: 983K
代理商: SAA7108
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁當(dāng)前第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
2004 Mar 16
87
Philips Semiconductors
Product specification
PC-CODEC
SAA7108E; SAA7109E
9.5.5
D
ATA STREAM CODING AND REFERENCE SIGNAL
GENERATION
(
SUBADDRESSES
84H, 85H
AND
93H)
As horizontal and vertical reference signals are logic 1,
activegatesignalsaregenerated,whichframethetransfer
of the valid output data. Alternatively, the horizontal and
vertical trigger pulses can be generated on the rising
edges of the gates.
Due to the dynamic FIFO behaviour of the complete scaler
path, the output signal timing has no fixed timing
relationship to the real-time input video stream. Thus fixed
propagation delays, in terms of clock cycles, related to the
analog input can not be defined.
The data stream is accompanied by a data qualifier.
Additionally invalid data cycles are marked with code 00H.
If ITU 656 like codes are not required, they can be
suppressed in the output stream.
As a further option, it is possible to provide the scaler with
an external gating signal on pin ITRDY. It is therefore
possible to hold the data output for a certain time and to
get valid output data in bursts of a guaranteed length.
The sketched reference signals and events can be
mapped to the I port output pins IDQ, IGPH, IGPV, IGP0
and IGP1. The polarities of all the outputs can be modified
to enable flexible use. The default polarity for the qualifier
and reference signals is logic 1 (active).
Table 48 shows the relevant and supported SAV and EAV
coding.
Table 48
SAV/EAV codes on the I port
Notes
1.
2.
The leading byte sequence is: FFH-00H-00H.
The MSB of the SAV/EAV code byte is controlled by:
a) Scaler output data: task A
MSB = CONLH[90H[7]]; task B
MSB = CONLH[C0H[7]].
b) VBI data slicer output data: DID[5:0] 5DH[5:0] = 3EH
MSB = 1; DID[5:0] 5DH[5:0] = 3FH
MSB = 0.
EVENT DESCRIPTION
SAV/EAV CODES ON I PORT
(1)
(HEX)
COMMENT
MSB
(2)
OF SAV/EAV BYTE = 0 MSB
(2)
OF SAV/EAV BYTE = 1
FIELD ID = 0
FIELD ID = 1
FIELD ID = 0
FIELD ID = 1
Next pixel is FIRST pixel of any
active line
Previous pixel was LAST pixel
of any active line, but not the
last
Next pixel is FIRST pixel of any
V-blanking line
Previous pixel was LAST pixel
of the last active line or of any
V-blanking line
No valid data, do not capture
and do not increment pointer
0E
49
80
C7
HREF = active;
VREF = active
HREF = inactive;
VREF = active
13
54
9D
DA
25
62
AB
EC
HREF = active;
VREF = inactive
HREF = inactive;
VREF = inactive
38
7F
B6
F1
00
IDQ pin inactive
相關(guān)PDF資料
PDF描述
SAA7109 PC-CODEC
SAA7108E PC-CODEC
SAA7109E PC-CODEC
SAA7108AE HD-CODEC
SAA7109A HD-CODEC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAA7108AE 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7108E 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC
SAA7109 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC
SAA7109A 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7109AE 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC