參數(shù)資料
型號: SAA7108
廠商: NXP Semiconductors N.V.
元件分類: Codec
英文描述: PC-CODEC
中文描述: PC的編解碼器
文件頁數(shù): 132/202頁
文件大?。?/td> 983K
代理商: SAA7108
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁當前第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
2004 Mar 16
132
Philips Semiconductors
Product specification
PC-CODEC
SAA7108E; SAA7109E
Table 99
Subaddress 6DH
Table 100
Subaddress 6EH
Table 101
Logic levels and function of PHRES
Table 102
Logic levels and function of LDEL
Table 103
Logic levels and function of FLC
DATA BYTE
DESCRIPTION
VTRIG
sets the vertical trigger phase related to chip-internal vertical input
increasing VTRIG decreases delays of all internally generated timing signals, measured in half lines;
variation range of VTRIG = 0 to 31 (1FH); the default value is 0
DATA BYTE
LOGIC
LEVEL
DESCRIPTION
BLCKON
0
1
encoder in normal operation mode; default after reset
output signal is forced to blanking level
selects the phase reset mode of the colour subcarrier generator; see Table 101
selects the delay on luminance path with reference to chrominance path;
see Table 102
field length control; see Table 103
PHRES
LDEL
FLC
DATA BYTE
DESCRIPTION
PHRES1
PHRES0
0
0
1
1
0
1
0
1
no subcarrier reset
subcarrier reset every two lines
subcarrier reset every eight fields
subcarrier reset every four fields
DATA BYTE
DESCRIPTION
LDEL1
LDEL0
0
0
1
1
0
1
0
1
no luminance delay; default after reset
1 LLC luminance delay
2 LLC luminance delay
3 LLC luminance delay
DATA BYTE
DESCRIPTION
FLC1
FLC0
0
0
1
1
0
1
0
1
interlaced 312.5 lines/field at 50 Hz, 262.5 lines/field at 60 Hz; default after reset
non-interlaced 312 lines/field at 50 Hz, 262 lines/field at 60 Hz
non-interlaced 313 lines/field at 50 Hz, 263 lines/field at 60 Hz
non-interlaced 313 lines/field at 50 Hz, 263 lines/field at 60 Hz
相關(guān)PDF資料
PDF描述
SAA7109 PC-CODEC
SAA7108E PC-CODEC
SAA7109E PC-CODEC
SAA7108AE HD-CODEC
SAA7109A HD-CODEC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
SAA7108AE 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7108E 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC
SAA7109 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:PC-CODEC
SAA7109A 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC
SAA7109AE 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:HD-CODEC