參數(shù)資料
型號： AMD-8131
英文描述： AMD-8131 - AMD-8131 HyperTransport PCI-X Tunnel Data Sheet
中文描述： AMD的8131 -的AMD - 8131 HyperTransport的PCI - X的隧道數(shù)據(jù)表
文件頁數(shù)： 188/378頁
文件大?。?/td> 3300K
代理商： AMD-8131
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁當(dāng)前第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁
188
Registers
Chapter 4
AMD-8111 HyperTransport I/O Hub Data Sheet
24674
Rev. 3.00
April 2003
AMD Preliminary Information
EIDE Subsystem ID and Subsystem Vendor ID Register
DevB:1x2C
Default:
0000 0000h.
Attribute:
Read-only.
EIDE Controller Interrupt Line, Interrupt Pin, Min. Grant, Max Latency Register
DevB:1x3C
Default:
0000 00FFh.
Attribute:
See below.
EIDE Controller Con
fi
guration Register
DevB:1x40
Default:
0000 040h.
Attribute:
See below.
Bits
31:16
SSID. Subsystem ID register.
This
fi
eld is write accessible through DevB:1x70.
15:0
SSVENDORID. Subsystem vendor ID register.
This
fi
eld is write accessible through DevB:1x70.
Description
Bits
31:24
MAX LATENCY.
Read-only. These bits are
fi
xed at their default values.
23:16
MIN GNT.
Read-only. These bits are
fi
xed at their default values.
15:8
INTERRUPT PIN.
Read-only. When either DevB:1x08[8] or DevB:1x08[10] is High, then
fi
eld reads as
01h. When they are both Low, then it reads as 00h.
7:0
INTERRUPT LINE.
This register is either read-write or read-only based on the state of
DevB:1x08[10,8]. When either DevB:1x08[8] or DevB:1x08[10] is High, then this is a read-write
register. When they are both Low, then it is a read-only register, reading FFh.
Description
Bits
31:24 Reserved.
23:20
RW.
Read-write. These bits control no hardware.
19:16
CABLE.
Read-write. These bits are intended to be programmed by BIOS to specify the cable type of
each of the IDE drives to the driver software. 1=High speed 80-pin cable is present. The bits specify
the following drive:
Bit[16]: primary master. Bit[18]: secondary master.
Bit[17]: primary slave. Bit[19]: secondary slave.
15
RW.
Read-write. This bit controls no hardware.
14
PRIPWB. Primary post write buffer.
Read-write. 1=The primary port posted-write buffer for PIO
modes is enabled. Note: only 32-bit writes to the data register are allowed when this bit is set.
13
RW.
Read-write. This bit is read-write accessible through software; it controls no hardware.
12
SECPWB. Secondary post write buffer.
Read-write. 1=The secondary port posted-write buffer for
PIO modes is enabled. Note: only 32-bit writes to the data register are allowed when this bit is set.
11
PHYOR. ATA PHY override.
Read-write. 1=ATA PHY slew rate controlled by
DevB:1x40[PHYORSEL]. 0=ATA PHY slew rate controlled by PHY select circuitry observed in
DevB:1x40[PHYSEL].
10
RW.
Read-write. This bit controls no hardware.
9:8
PHYORSEL. ATA PHY override select.
Read-write. These bits specify the override value of the PHY
speed select, as speci
fi
ed by DevB:1x40[PHYSEL]. This
fi
eld is ignored when DevB:1x40[PHYOR]=0.
7
Reserved. This bit is
fi
xed to 0.
Description
相關(guān)PDF資料
PDF描述
AMD-8151 AMD-8151 - Preliminary AMD-8151 HyperTransport AGP3.0 Graphics Tunnel Data Sheet
AMD64 AMD64 Architecture Programmer＇s Manual Volume 1: Application Programming
AMDATHLON AMD Athlon - AMD Athlon Processor Model 4 Revision Guide
AMDATHLON64 AMD Athlon 64 - Report of Management on Processor Performance Benchmarks AMD Athlon 64 Processor 3200+
AMDATHLONMP AMD Athlon MP - AMD Athlon MP Processor Model 6 Data Sheet
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-8131BLC 制造商:Advanced Micro Devices 功能描述: 制造商:Advanced Micro Devices 功能描述:PCI BUS CONTROLLER, PBGA829
AMD-8131BLCFT 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AMD-8131BLCFW 制造商:Rochester Electronics LLC 功能描述:- Bulk
AMD-8131BLCT 制造商:Rochester Electronics LLC 功能描述:- Tape and Reel
AMD-8131BLCW 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報(bào)價(jià)

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*