- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69310 > R5F213G2MNNP 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQCC24 PDF資料下載
參數(shù)資料
| 型號： | R5F213G2MNNP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQCC24 |
| 封裝： | 4 X 4 MM, 0.50MM PITCH, HWQFN-24 |
| 文件頁數(shù)： | 360/623頁 |
| 文件大?。?/td> | 6051K |
| 代理商： | R5F213G2MNNP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁當(dāng)前第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁第443頁第444頁第445頁第446頁第447頁第448頁第449頁第450頁第451頁第452頁第453頁第454頁第455頁第456頁第457頁第458頁第459頁第460頁第461頁第462頁第463頁第464頁第465頁第466頁第467頁第468頁第469頁第470頁第471頁第472頁第473頁第474頁第475頁第476頁第477頁第478頁第479頁第480頁第481頁第482頁第483頁第484頁第485頁第486頁第487頁第488頁第489頁第490頁第491頁第492頁第493頁第494頁第495頁第496頁第497頁第498頁第499頁第500頁第501頁第502頁第503頁第504頁第505頁第506頁第507頁第508頁第509頁第510頁第511頁第512頁第513頁第514頁第515頁第516頁第517頁第518頁第519頁第520頁第521頁第522頁第523頁第524頁第525頁第526頁第527頁第528頁第529頁第530頁第531頁第532頁第533頁第534頁第535頁第536頁第537頁第538頁第539頁第540頁第541頁第542頁第543頁第544頁第545頁第546頁第547頁第548頁第549頁第550頁第551頁第552頁第553頁第554頁第555頁第556頁第557頁第558頁第559頁第560頁第561頁第562頁第563頁第564頁第565頁第566頁第567頁第568頁第569頁第570頁第571頁第572頁第573頁第574頁第575頁第576頁第577頁第578頁第579頁第580頁第581頁第582頁第583頁第584頁第585頁第586頁第587頁第588頁第589頁第590頁第591頁第592頁第593頁第594頁第595頁第596頁第597頁第598頁第599頁第600頁第601頁第602頁第603頁第604頁第605頁第606頁第607頁第608頁第609頁第610頁第611頁第612頁第613頁第614頁第615頁第616頁第617頁第618頁第619頁第620頁第621頁第622頁第623頁
R8C/3GM Group
25. I2C bus Interface
R01UH0284EJ0100 Rev.1.00
Page 394 of 591
Aug 09, 2011
25.2.10 IIC bus Status Register (ICSR)
Notes:
1. Each bit is set to 0 by reading 1 before writing 0.
2. This flag is enabled in slave receive mode with the I2C bus format.
3. When two or more master devices attempt to occupy the bus at nearly the same time, if the I2C bus Interface
monitors the SDA pin and the data which the I2C bus Interface transmits is different, the AL flag is set to 1 and
the bus is occupied by another master.
4. The NACKF bit is enabled when the ACKE bit in the ICIER register is set to 1 (when the receive acknowledge bit
is set to 1, transfer is halted).
5. The RDRF bit is set to 0 when data is read from the ICDRR register.
6. Bits TEND and TDRE are set to 0 when data is written to the ICDRT register.
When reading these bits immediately after writing to the ICDRT register, insert three or more NOP instructions
between the instructions used for writing and reading.
7. When writing 0 to the ICE bit in the ICCR1 register or 1 to the IICRST bit in the ICCR2 register during an I2C bus
interface operation, the BBSY bit in the ICCR2 register and the STOP bit may become undefined. Refer to 25.9
When accessing the ICSR register continuously, insert one or more NOP instructions between the instructions
to access it.
Address 019Ch
Bit
b7b6b5
b4b3b2
b1b0
Symbol
After Reset
000
0
X
0
Bit
Symbol
Bit Name
Function
R/W
b0
ADZ
General call address
recognition flag (1, 2)
This flag is set to 1 when a general call address is detected.
R/W
b1
AAS
Slave address
recognition flag (1)
This flag is set to 1 when the first frame immediately after the
start condition matches bits SVA0 to SVA6 in the SAR register
in slave receive mode (slave address detection and general call
address detection)
R/W
b2
AL
Arbitration lost flag/
overrun error flag (1)
I2C bus format:
This flag indicates that arbitration has been lost
in master mode.
This flag is set to 1 (3) when:
The internal SDA signal and SDA pin level do not match at
the rising edge of the SCL signal in master transmit mode
The SDA pin is held “H” at start condition detection in master
transmit/receive mode
Clock synchronous format:
This flag indicates an overrun error.
This flag is set to 1 when:
The last bit of the next unit of data is received
while the RDRF bit is set to 1
R/W
b3
STOP
Stop condition detection
flag (1, 7)
This flag is set to 1 when a stop condition is detected after the
frame is transferred.
R/W
b4
NACKF No acknowledge
detection flag (1, 4)
This flag is set to 1 when no ACKnowledge is detected from the
receive device after transmission.
R/W
b5
RDRF
Receive data register
full flag (1, 5)
This flag is set to 1 when receive data is transferred from
registers ICDRS to ICDRR.
R/W
b6
TEND
I2C bus format:
This flag is set to 1 at the rising edge of the 9th clock cycle of
the SCL signal while the TDRE bit is set to 1.
Clock synchronous format:
This flag is set to 1 when the last bit of the transmit frame is
transmitted.
R/W
b7
TDRE
Transmit data empty flag
This flag is set to 1 when:
Data is transferred from registers ICDRT to ICDRS and the
ICDRT register is empty
The TRS bit in the ICCR1 register is set to 1 (transmit mode)
A start condition is generated (including retransmission)
Slave receive mode is changed to slave transmit mode
R/W
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| R5F213G4DDSP | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO24 |
| R5F213G2DNSP | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO24 |
| R5F213G5DDSP | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PDSO24 |
| R5F213J2CNNP | MICROCONTROLLER, QCC36 |
| R5F213J4ANNP | 8-BIT, FLASH, 20 MHz, MICROCONTROLLER, PQCC36 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| R5F213G2MNNP#U0 | 制造商:Renesas Electronics Corporation 功能描述:R8C/3GM 8+4/1 24HWQFN 4X4 -20 TO +85 - Trays 制造商:Renesas Electronics Corporation 功能描述:IC MCU 16BIT 8KB FLASH 24QFN |
| R5F213G4ADNP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:RENESAS MCU |
| R5F213G4ANNP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:RENESAS MCU |
| R5F213G4CDNP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:RENESAS MCU |
| R5F213G4CDSP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:RENESAS MCU |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。