- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378123 > R8820LV (Electronic Theatre Controls, Inc.) 16-BIT RISC MICROCONTROLLER PDF資料下載
參數(shù)資料
| 型號： | R8820LV |
| 廠商： | Electronic Theatre Controls, Inc. |
| 英文描述： | 16-BIT RISC MICROCONTROLLER |
| 中文描述： | 16位RISC微控制器 |
| 文件頁數(shù)： | 85/98頁 |
| 文件大?。?/td> | 1000K |
| 代理商： | R8820LV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁
R DC
20.1
R8820LV Execution Timings
RISC DSP Controller
R8820LV
RDC Semiconductor Co.
Rev:1.0
Subject to change without notice
85
The above instruction timing represent the minimum execution time in clock cycles for each instruction. The timings given
are based on the following assumptions:
1. The opcode, along with and data or displacement required for execution, has been prefetched and resides in the instruction
queue at the time is needed.
2. No wait states or bus HOLDs occur.
3. All word -data is located on even-address boundaries.
4. One RISC micro operation(
u
OP) maps one cycle(according the pipeline stages described below) , except the following
case:
4.1
Memory read
u
OP need 6 cycles for bus.
4.2
Memory push
u
OP need 1 cycle if it has no previous
Memory push
u
OP, and 5 cycles if it has previous
Memory push
or
Memory Write u
OP.
4.3
MUL
u
OP and
DIV
of ALU function
u
OP for 8 bits operation need both 8 cycles, for 16 bits operation need both 16
cycles.
4.4 All jumps, calls, ret and loopXX instructions required to fetch the next instruction for the destination
address(
Unconditional Fetch
u
OP) will need 9 cycles.
Note
: op_r: operand read stage, EA: Calculate Effective Address stage, Idle: Bus Idle stage, T0..T3: Bus T0..T3 stage,
Access: Access data from cache memory stage.
Pipeline Stages for single micro operation(one cycle):
Fetch
à
Decode
à
op_r
à
ALU
à
WB
(For ALU function
u
OP)
Fetch
à
Decode
à
EA
à
Access
à
WB
(For Memory function
u
OP)
Pipeline stages for
Memory read
u
OP(6 cycles):
Fetch
à
Decode
à
EA
à
Access
à
Idle
à
T0
à
T1
à
T2
à
T3
à
WB
Bus Cycle
Pipeline stages for
Memory push
u
OP after
Memory push
u
OP (another 5 cycles):
Fetch
à
Decode
à
EA
à
Access
à
Idle
à
T0
à
T1
à
T2
à
T3
à
WB (1
st
Memory push
u
OP)
(2
nd
u
OP) Fetch
à
Decode
à
EA
à
Access
à
Access
à
Access
à
Access
à
Access
à
Idle
à
T0
à
T1
à
T2
à
T3
à
WB
pipeline stall
Pipeline stages for unconditional fetch:
Fetch
à
Decode
à
EA
à
Access
à
Idle
à
T0
à
T1
à
T2
à
T3
à
Fetch
(
Fetch u
OP)
(next
u
OP) Fetch
à
Decode
à
EA
à
Access
à
Access
à
Access
à
Access
à
Access
à
Idle
à
T0
à
T1
à
T2
à
T3
à
WB
will be flushed
These 9 cycles caused branch penalty
à
Fetch
à
Decode
à
following stages..
.
(New
u
OP)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| RA258 | Silicon Rectifier Button-Cells |
| RA2505 | Silicon Rectifier Button-Cells |
| RB5P0010M | Video Interface ICs for TFT-LCDs |
| RB5P0020M | Video Interface ICs for TFT-LCDs |
| RB5P0050M | Video Interface ICs for TFT-LCDs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| R8821 | 制造商:RDC 制造商全稱:RDC 功能描述:16-BIT RISC MICROCONTROLLER |
| R8822 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:RDC 16 Bit RISC MICRO-CONTROLLER |
| R8822I | 制造商:RDC 制造商全稱:RDC 功能描述:16-BIT RISC MICROCONTROLLER |
| R8830 | 制造商:RDC 制造商全稱:RDC 功能描述:16-BIT RISC MICROCONTROLLER |
| R8830I | 制造商:RDC 制造商全稱:RDC 功能描述:16-BIT RISC MICROCONTROLLER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。