- 您現(xiàn)在的位置：買賣IC網 > PDF目錄362398 > ARM946E-S ARM946E-S Microprocessor Core with Cache technical manual 6/01 PDF資料下載
參數資料
| 型號： | ARM946E-S |
| 英文描述： | ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
| 中文描述： | ARM946E之，禳微處理器核心與緩存技術手冊6月1日 |
| 文件頁數： | 95/202頁 |
| 文件大小： | 1395K |
| 代理商： | ARM946E-S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁當前第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
D-Cache
Copyright 2000–2001 by LSI Logic Corporation. All rights reserved.
4-7
4.3 D-Cache
The ARM946E-S has a direct mapped, 2-way, or 4-way set-associative
D-cache. You can choose the size of the D-cache from any of the
supported cache sizes. The D-cache uses the physical address
generated by the processor core. It uses an
allocate on read-miss
policy,
and is always reloaded one cache line (eight words) at a time, through
the external memory interface.
The Cacheable data (Cd) and Bufferable data (Bd) bits, which reside in
the Protection Unit, control the behavior of the D-cache. For this reason,
the Protection Unit must be enabled when the D-cache is enabled.
4.3.1 Enabling and Disabling the D-Cache
You can enable the D-cache by setting bit 2 of the CP15 control register.
The cache is only enabled if the Protection Unit is already enabled, or is
enabled simultaneously.
You can enable the D-cache and Protection Unit simultaneously with a
single write to the CP15 control register, although you must program at
least one protection region before you enable the protection unit.
To disable the D-cache, clear bit 2 of the CP15 control register.
The D-cache is automatically disabled and flushed on reset.
When the D-cache is disabled, cache searches are prevented. This
marks all data accesses as noncacheable, forcing the ARM946E-S to
perform external accesses. The write buffer control is still decoded from
the Bd and Cd bits. The Cd bit is forced to 0 (noncacheable).
4.3.2 D-Cache Operation
When the D-cache is enabled, it is searched when the processor
performs a load or store.
The D-cache supports both
write back
(WB) and
write through
(WT)
modes. For data stores that hit in the D-cache in WB mode, the cache
line is updated and the dirty bit is set for the associated cache half line.
Setting the dirty bit indicates that the cache version of the data differs
from external memory. In WT mode, a store that hits in the D-cache
相關PDF資料 |
PDF描述 |
|---|---|
| ARM966E-S | ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| ARS2569 | Amplifier. Other |
| AR2569 | Amplifier. Other |
| ARS4019 | Amplifier. Other |
| AR4019 | Amplifier. Other |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ARM966E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| ARM9DIMM-LPC3250 | 功能描述:模塊化系統(tǒng) - SOM LPC3250 ARM9 DIMM Module, Rev 1.0 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲容量:8 MB, 16 MB 存儲類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
發(fā)布緊急采購，3分鐘左右您將得到回復。