- 您現(xiàn)在的位置：買賣IC網 > PDF目錄362398 > ARM946E-S ARM946E-S Microprocessor Core with Cache technical manual 6/01 PDF資料下載
參數(shù)資料
| 型號： | ARM946E-S |
| 英文描述： | ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
| 中文描述： | ARM946E之，禳微處理器核心與緩存技術手冊6月1日 |
| 文件頁數(shù)： | 125/202頁 |
| 文件大?。?/td> | 1395K |
| 代理商： | ARM946E-S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁當前第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁
Write Buffer
Copyright 2000–2001 by LSI Logic Corporation. All rights reserved.
7-11
7.5.1 Write Buffer Operation
The write buffer is used when the D-cache hits and/or misses, depending
on the mode of operation.
Table 7.2
shows how the Cd and Bd bits
control the behavior of the write buffer.
Table 7.2
Data Write Modes
Cd
Bd
Access Mode
Description
0
0
NCNB
(noncacheable,
nonbufferable)
Data reads and writes are not cached, and they can be aborted
externally. Writes are not buffered, so the processor is stalled until
the external access is performed. NCNB reads bypass the write
buffer.
0
1
NCB
(noncacheable,
bufferable)
Data reads and writes are not cached. Writes are buffered, and so
they cannot be aborted externally. Reads can be aborted
externally. Reads cause the write buffer to drain.
If the D-cache hits for this type of access, there has been a
programming error. D-cache hits are ignored, and the D-cache line
is not updated for a read.
Swap instruction operations on data in an NCB region are made
to perform NCNB type accesses and are
not
buffered.
1
0
WT (write through)
Searches the D-cache for reads and writes. Reads that miss in the
D-cache cause a line fill. Reads that hit in the D-cache do not
perform an external access. All writes are buffered, regardless of
whether they hit or miss in the D-cache. Writes that hit in the
D-cache update the cache, but do not mark the cache line as dirty,
because the write is also sent to the write buffer. Writes cannot be
externally aborted. D-cache line fills cause the write buffer to drain
before the line fill starts.
1
1
WB (write back)
Searches the D-cache for reads and writes. Reads that miss in the
D-cache cause a line fill. Reads that hit in the D-cache do not
perform an external access. Writes that miss in the D-cache are
buffered. Writes that hit in the D-cache update the cache line,
mark it as dirty, and do not send the data to the write buffer.
D-cache write-backs are buffered. Writes (write-miss and
write-back) cannot be externally aborted. D-cache line fills cause
the write buffer to drain before the line fill starts.
相關PDF資料 |
PDF描述 |
|---|---|
| ARM966E-S | ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| ARS2569 | Amplifier. Other |
| AR2569 | Amplifier. Other |
| ARS4019 | Amplifier. Other |
| AR4019 | Amplifier. Other |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ARM966E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| ARM9DIMM-LPC3250 | 功能描述:模塊化系統(tǒng) - SOM LPC3250 ARM9 DIMM Module, Rev 1.0 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲容量:8 MB, 16 MB 存儲類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in |
發(fā)布緊急采購，3分鐘左右您將得到回復。