- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69025 > MC68328PV (MOTOROLA INC) MICROCONTROLLER, PQFP144 PDF資料下載
參數(shù)資料
| 型號： | MC68328PV |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PQFP144 |
| 封裝： | PLASTIC, TQFP-144 |
| 文件頁數(shù)： | 41/198頁 |
| 文件大?。?/td> | 551K |
| 代理商： | MC68328PV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁當前第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Universal Asynchronous Receiver/Transmitter
11-8
MC68328 USER’S MANUAL 12/9/97
MOTOROLA
UART
11
PRELIMINARY
TX EN—Transmitter Enable
This bit enables the transmitter block. When this bit is low, the transmitter is disabled and
the transmit FIFO is flushed. This bit resets to 0.
0 = Transmitter disabled and transmit FIFO flushed.
1 = Transmitter enabled.
CLK MODE—Receiver Clock Mode
This bit controls the operating mode of the receiver. When this bit is low, the receiver is in
16x mode where it synchronizes to the incoming data stream and samples at the perceived
center of each bit period. When this bit is high, the receiver is in 1x mode where it samples
the datastream on each rising edge of the bit clock. This bit resets to 0.
0 = 16x clock mode.
1 = 1x clock mode.
PAR EN—Parity Enable
This bit controls the parity generator in the transmitter and parity checker in the receiver.
When this bit is high, they are enabled and when it is low, they are disabled.
0 = Parity disabled.
1 = Parity enabled.
ODD EVEN—Odd or Even Parity Selection
This bit controls the sense of the parity generator and checker. When this bit is high, odd
parity is generated on the transmitter and expected on the receiver. When it is low, even
parity is generated and expected. This bit has no function if PARITY EN is low.
0 = Even parity.
1 = Odd parity.
STOP—STOP Bit Selection
This bit controls the number of stop bits transmitted after a character. When this bit is high,
two stop bits are sent and when it is low, one stop bit is sent. This bit has no effect on the
receiver, which expects one or more stop bits.
0 = One STOP bit transmitted.
1 = Two STOP bits transmitted.
8/7—Character Word Length
This bit controls the character length. When this bit is high, the transmitter and receiver are
in 8-bit mode. When it is low, they are in 7-bit mode. The transmitter then ignores B7 and
the receiver sets B7 to 0.
0 = 7 transmit and receive bits per character.
1 = 8 transmit and receive bits per character.
相關PDF資料 |
PDF描述 |
|---|---|
| MC68330FE25 | 32-BIT, 25.16 MHz, MICROPROCESSOR, PQFP132 |
| MC68330FE8V | 32-BIT, 8.39 MHz, MICROPROCESSOR, PQFP132 |
| MC68330CFE8V | 32-BIT, 8.39 MHz, MICROPROCESSOR, PQFP132 |
| MC68330FE16 | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| MC68332ACFV25 | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP144 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| MC68328UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68330 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFE16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFE8V | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFG16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復。