- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄69025 > MC68328PV (MOTOROLA INC) MICROCONTROLLER, PQFP144 PDF資料下載
參數(shù)資料
| 型號： | MC68328PV |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | MICROCONTROLLER, PQFP144 |
| 封裝： | PLASTIC, TQFP-144 |
| 文件頁數(shù)： | 147/198頁 |
| 文件大?。?/td> | 551K |
| 代理商： | MC68328PV |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁當前第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Interrupt Controller
MOTOROLA
MC68328 USER’S MANUAL 12/9/97
6-11
INTERRUPT
6
CONTROLLER
PRELIMINARY
MIRQ6—Mask IRQ6 Interrupt
0 = Enable IRQ6 interrupt.
1 = Mask IRQ6 interrupt (default value at reset).
MPEN—Mask Pen Interrupt
0 = Enable pen-down interrupt.
1 = Mask pen-down interrupt (default value at reset).
MSPIS—Mask Serial Peripheral Interface (SPI) Slave Interrupt
0 = Enable SPI slave interrupt.
1 = Mask SPI slave interrupt (default value at reset).
MTMR1—Mask Timer 1 Interrupt
0 = Enable timer 1 interrupt.
1 = Mask timer 1 interrupt (default value at reset).
MIRQ7—Mask IRQ7 Interrupt
When set, this bit indicates that the IRQ7 interrupt is masked. Traditionally, the level 7
interrupt is known as nonmaskable interrupt in the M68000 architecture. This means that
when all interrupts are masked in the CPU status register, the level 7 interrupt can still be
recognized by the microprocessor. On the MC68328, however, you can set this bit to block
IRQ7 interrupt from being sent to the processor.
0 = Enable IRQ7 interrupt.
1 = Mask IRQ7 interrupt.
6.5.4 Interrupt Wake-Up Enable Register
The interrupt wake-up enable register (IWR) enables the corresponding interrupt source to
start the power-control wake-up sequence. When a bit in this register is set, the
corresponding interrupt can cause the processor to wake up from sleep or doze mode.
When a bit in this register is cleared, the corresponding interrupt will not be able to wake up
the processor. At reset, all bits in this register are set to enable the interrupts to cause a
wake-up event. The bit positions in this register correspond to the bits in the interrupt status
register, interrupt pending register, and interrupt mask register.
IWR
BIT
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
16
FIELD
RESERVED
IRQ7
TMR1
SPIS
PEN
IRQ6
IRQ3
IRQ2
IRQ1
BIT
15
14
13
12
11
10
9
8
7
6
5
4
3
2
1
0
FIELD
INT7
INT6
INT5
INT4
INT3
INT2
INT1
INT0
PWM
WKB
RSVD
RTC
WDT
UART TMR2 SPIM
R/W
R/W
RESET
0xFFFF
ADDR
0x(FF)FFF308
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68330FE25 | 32-BIT, 25.16 MHz, MICROPROCESSOR, PQFP132 |
| MC68330FE8V | 32-BIT, 8.39 MHz, MICROPROCESSOR, PQFP132 |
| MC68330CFE8V | 32-BIT, 8.39 MHz, MICROPROCESSOR, PQFP132 |
| MC68330FE16 | 32-BIT, 16.78 MHz, MICROPROCESSOR, PQFP132 |
| MC68332ACFV25 | 32-BIT, 25 MHz, MICROCONTROLLER, PQFP144 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68328UM | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Integrated Portable System Processor-DragonBall |
| MC68330 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFE16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFE8V | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
| MC68330CFG16 | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Integrated CPU32 Processor |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。