- 您現在的位置：買賣IC網 > PDF目錄362398 > ARM7TDMI-S ARM7TDMI-S Microprocessor Core preliminary technical manual 5/00 PDF資料下載
參數資料
| 型號： | ARM7TDMI-S |
| 英文描述： | ARM7TDMI-S Microprocessor Core preliminary technical manual 5/00 |
| 中文描述： | 的ARM7TDMI - S微處理器核的初步技術手冊5 / 00 |
| 文件頁數： | 80/184頁 |
| 文件大?。?/td> | 1147K |
| 代理商： | ARM7TDMI-S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁
4-10
Memory Interface
Rev. A
Copyright 2000 by LSI Logic Corporation. All rights reserved.
In normal circumstances, a memory system must sample the
WDATA[31:0] bus on the rising edge of CLK at the end of a write bus
cycle. The value on WDATA[31:0] is valid only during write cycles.
4.3.2.2 RDATA[31:0]
RDATA[31:0] is the read data bus; the ARM7TDMI-S core uses it to fetch
both opcodes and data. The RDATA[31:0] signal is sampled on the rising
edge of CLK at the end of the bus cycle. RDATA[31:0] is also used during
C cycles to transfer data from a coprocessor to the ARM7TDMI-S core.
4.3.2.3 ABORT
Assertion of ABORT indicates that a memory transaction failed to
complete successfully. ABORT is sampled at the end of the bus cycle
during active memory cycles (S cycles and N cycles).
If ABORT is asserted on a data access, it causes the ARM7TDMI-S core
to take the data abort trap. If ABORT is asserted on an opcode fetch, the
abort is tracked down the pipeline, and the prefetch abort trap is taken if
the instruction is executed.
A memory management system can use ABORT to implement, for
example, a basic memory protection scheme or a demand-paged virtual
memory system.
For more details about aborts, see
Section 3.6.5, “Aborts (PABT and
DABT),” page 3-14
.
4.3.3 Byte and Halfword Accesses
The ARM7TDMI-S core indicates the size of a transfer using the
SIZE[1:0] signals. These signals are encoded in
Table 4.3
.
All writable memory in an ARM7TDMI-S based system should support
the writing of individual bytes to allow the use of the C Compiler and the
ARM debug tool chain (for example, Multi-ICE).
相關PDF資料 |
PDF描述 |
|---|---|
| ARM946E-S | ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
| ARM966E-S | ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
| ARS2569 | Amplifier. Other |
| AR2569 | Amplifier. Other |
| ARS4019 | Amplifier. Other |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ARM920T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:System-on-Chip Platform OS Processor |
| ARM940T | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:TECHNICAL REFERENCE MANUAL |
| ARM946E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM946E-S Microprocessor Core with Cache technical manual 6/01 |
| ARM966E-S | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:ARM966E-S Microprocessor Core preliminary technical manual 6/01 |
發(fā)布緊急采購，3分鐘左右您將得到回復。