參數(shù)資料
型號(hào): S5335DK
廠(chǎng)商: Applied Micro Circuits Corp.
英文描述: PCI Bus Controller, 3.3V
中文描述: PCI總線(xiàn)控制器,3.3
文件頁(yè)數(shù): 33/189頁(yè)
文件大?。?/td> 1193K
代理商: S5335DK
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)當(dāng)前第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)
S5335 – PCI Bus Controller, 3.3V
Revision 5.01 – November 30, 2005
Data Sheet
AMCC Confidential and Proprietary
DS1657 33
PCI Status Register (PCISTS)
This 16-bit register contains the PCI status informa-
tion. The function of this register is defined by the PCI
specification and its implementation is required of all
PCI devices. Only some of the bits are used by this
device; those which are not used are hardwired to 0.
Most status bits within this register are designated as
“write clear,” meaning that in order to clear a given bit,
the bit must be written as a 1. All bits written with a 0
are left unchanged. These bits are identified in Figure
10 as (R/WC). Those which are Read Only are shown
as (RO) in Figure 10.
Figure 10. PCI Status Register
Register Name:
PCI Status
Address Offset:
06h-07h
Power-up value:
0080h
Boot-load:
not used
Attribute:
Read Only (RO), Read/Write Clear
(R/WC)
Size:
16 bits
7
X
0
0
X
X
X
6
X
X
Reserved (RO)
Fast Back-to-Back (RO)
Data Parity Reported (R/WC)
DEVSEL# Timing Status (RO)
0 0 = Fast (S5335)
0 1 = Medium
1 0 = Slow
1 1 = Reserved
Signaled Target Abort (R/WC)
Received Target Abort (R/WC)
Received Master Abort (R/WC)
Signaled System Error (R/WC)
Detected Parity Error (R/WC)
0
15
14
13
12
11
10
9
8
Reserved (RO) = 00's
相關(guān)PDF資料
PDF描述
S5335QF PCI Bus Controller, 3.3V
S5335QFAAB PCI Bus Controller, 3.3V
S5566B General Purpose Rectifier(通用整流器)
S5566G General Purpose Rectifier(通用整流器)
S5566J GENERAL PURPOSE RECTIFIER APPLICATIONS
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
S5335QF 制造商:AppliedMicro 功能描述:
S5335QFAAB 制造商:AppliedMicro 功能描述:PCI Bus Controller
S533-M04-F13A-E 制造商:UNICORP 功能描述:
S-533-M04-F13-F 制造商:UNICORP 功能描述:
S533-M04-F13-F 制造商:UNICORP 功能描述: