- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374668 > S5335DK (Applied Micro Circuits Corp.) PCI Bus Controller, 3.3V PDF資料下載
參數(shù)資料
| 型號(hào)： | S5335DK |
| 廠商： | Applied Micro Circuits Corp. |
| 英文描述： | PCI Bus Controller, 3.3V |
| 中文描述： | PCI總線控制器，3.3 |
| 文件頁數(shù)： | 32/189頁 |
| 文件大?。?/td> | 1193K |
| 代理商： | S5335DK |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當(dāng)前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
S5335 – PCI Bus Controller, 3.3V
Revision 5.01 – November 30, 2005
Data Sheet
AMCC Confidential and Proprietary
DS1657 32
Table 19. PCI Command Register
Bit
Description
15:10
Reserved. Equals all 0’s.
9
Fast Back-to-Back Enable. The S5335 does not support this function. This bit must be set to zero. This bit is cleared
to a 0 upon RESET#.
8
System Error Enable. When this bit is set to 1, it permits the S5335 controller to drive the open drain output pin,
SERR#. This bit is cleared to 0 upon RESET#. The SERR# pin driven active normally signifies a parity error on the
address/control bus.
7
Wait Cycle Enable. This bit controls whether this device does address/data stepping. Since the S5335 controller
never uses stepping, it is hardwired to 0.
6
Parity Error Enable. This bit, when set to a one, allows this controller to check for parity errors. When a parity error is
detected, the PCI bus signal PERR# is asserted. This bit is cleared (parity testing disabled) upon the assertion of
RESET#.
5
Palette Snoop Enable. This bit is not supported by the S5335 controller and is hardwired to 0. This feature is used
solely for PCI-based VGA devices.
4
Memory Write and Invalidate Enable. This bit allows certain Bus Master devices to use the Memory Write and Inval-
idate PCI bus command when set to 1. When set to 0, masters must use the Memory Write command instead. The
S5335 controller does not support this command when operated as a master and therefore it is hardwired to 0.
3
Special Cycle Enable. Devices which are capable of monitoring special cycles can do so when this bit is set to 1.
The S5335 controller does not monitor (or generate) special cycles and this bit is hardwired to 0.
2
Bus Master Enable. This bit, when set to a one, allows the S5335 controller to function as a bus master. This bit is
initialized to 0 upon the assertion of signal pin RESET#.
1
Memory Space Enable. This bit allows the S5335 controller to decode and respond as a target for memory regions
that may be defined in one of the five base address registers. This bit is initialized to 0 upon the assertion of signal
pin RESET#.
0
I/O Space Enable. This bit allows the S5335 controller to decode and respond as a target to I/O cycles which are to
regions defined by any one of the five base address registers. This bit is initialized to 0 upon the assertion of signal
pin RESET#.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5335QF | PCI Bus Controller, 3.3V |
| S5335QFAAB | PCI Bus Controller, 3.3V |
| S5566B | General Purpose Rectifier(通用整流器) |
| S5566G | General Purpose Rectifier(通用整流器) |
| S5566J | GENERAL PURPOSE RECTIFIER APPLICATIONS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5335QF | 制造商:AppliedMicro 功能描述: |
| S5335QFAAB | 制造商:AppliedMicro 功能描述:PCI Bus Controller |
| S533-M04-F13A-E | 制造商:UNICORP 功能描述: |
| S-533-M04-F13-F | 制造商:UNICORP 功能描述: |
| S533-M04-F13-F | 制造商:UNICORP 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。