- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374668 > S5335DK (Applied Micro Circuits Corp.) PCI Bus Controller, 3.3V PDF資料下載
參數(shù)資料
| 型號(hào)： | S5335DK |
| 廠商： | Applied Micro Circuits Corp. |
| 英文描述： | PCI Bus Controller, 3.3V |
| 中文描述： | PCI總線控制器，3.3 |
| 文件頁數(shù)： | 10/189頁 |
| 文件大小： | 1193K |
| 代理商： | S5335DK |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當(dāng)前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁
S5335 – PCI Bus Controller, 3.3V
Revision 5.01 – November 30, 2005
Data Sheet
AMCC Confidential and Proprietary
DS1657 10
Figure 81. Synchronous FIFO Register Burst Read Access Example ................................................................. 133
Figure 82. Synchronous FIFO Register Burst RDFIFO# Access Example .......................................................... 134
Figure 83. Single Cycle Pass-Thru Write ............................................................................................................. 144
Figure 84. Single Cycle Pass-Thru Write with PTADR# ...................................................................................... 145
Figure 85. Single Cycle Pass-Thru Read with PTADR# ...................................................................................... 149
Figure 86. Pass-Thru Burst Write ........................................................................................................................ 149
Figure 87. Pass-Thru Burst Writes Controlled by PTRDY# ................................................................................. 150
Figure 88. Pass-Thru Burst Read ........................................................................................................................ 152
Figure 89. PCI Burst Read Controlled by PTRDY# .............................................................................................. 154
Figure 90. Target Requested Retry on the First PCI Data Phase ........................................................................ 156
Figure 91. Target Requested Retry after the First Data Phase of a Burst Operation .......................................... 157
Figure 92. Pass-Thru Signals after a Target Requested Retry ............................................................................ 158
Figure 93. Pass-Thru Write to an 8-bit Add-On Device ........................................................................................ 160
Figure 94. PCI Clock Timing ................................................................................................................................ 166
Figure 95. PCI Output Timing .............................................................................................................................. 167
Figure 96. PCI Input Timing ................................................................................................................................. 167
Figure 97. Add-On Clock Timing .......................................................................................................................... 168
Figure 98. Pass-Thru Clock Relationship to PCI Clock ........................................................................................ 168
Figure 99. Synchronous RDFIFO# Timing ........................................................................................................... 169
Figure 100. Synchronous WRFIFO# Timing ........................................................................................................ 170
Figure 101. Asynchronous RD# FIFO Timing ...................................................................................................... 171
Figure 102. Asynchronous WR# FIFO Timing ..................................................................................................... 172
Figure 103. Synchronous RD# FIFO Timing ........................................................................................................ 173
Figure 104. Synchronous RD# FIFO Timing ........................................................................................................ 174
Figure 105. Synchronous WR# FIFO Timing ....................................................................................................... 175
Figure 106. Synchronous Multiple WR# FIFO Timing .......................................................................................... 176
Figure 107. Pass-Thru Data Register Read Timing ............................................................................................. 178
Figure 108. Pass-Thru Data Register Write Timing ............................................................................................. 178
Figure 109. Pass-Thru Status Indicator Timing ................................................................................................... 179
Figure 110. nv Memory Read Timing ................................................................................................................... 180
Figure 111. nv Memory Write Timing ................................................................................................................... 180
Figure 112. IRQ# Interrupt Output Timing ........................................................................................................... 181
Figure 113. Mailbox 4, Byte 3 Direct Input Timing ............................................................................................... 181
Figure 114. S5335 Pinout and Pin Assignment - 176 LQFP (Low Profile Quad Flat Package) ........................... 182
Figure 115. Package Physical Dimensions - 176 LQFP ...................................................................................... 183
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| S5335QF | PCI Bus Controller, 3.3V |
| S5335QFAAB | PCI Bus Controller, 3.3V |
| S5566B | General Purpose Rectifier(通用整流器) |
| S5566G | General Purpose Rectifier(通用整流器) |
| S5566J | GENERAL PURPOSE RECTIFIER APPLICATIONS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| S5335QF | 制造商:AppliedMicro 功能描述: |
| S5335QFAAB | 制造商:AppliedMicro 功能描述:PCI Bus Controller |
| S533-M04-F13A-E | 制造商:UNICORP 功能描述: |
| S-533-M04-F13-F | 制造商:UNICORP 功能描述: |
| S533-M04-F13-F | 制造商:UNICORP 功能描述: |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。