PM2329 ClassiPI Network Classification Processor Datasheet
Proprietary and Confidential to PMC-Sierra, Inc and for its Customers
’
Internal Use
Document ID: PMC-2010146, Issue 4
10
List of Figures
Figure 1
Figure 2
Figure 3
Figure 4
Figure 5
Figure 6
Figure 7
Figure 8
Figure 9
Figure 10
Figure 11
Figure 12
Figure 13
Figure 14
Figure 15
Figure 16
Figure 17
Figure 18
Figure 19
Figure 20
Figure 21
Figure 22
Figure 23
Figure 24
Figure 25
Figure 26
Figure 27
Figure 28
Figure 29
Figure 30
Figure 31
Figure 32
Figure 33
Figure 34
Figure 35
Figure 36
Figure 37
Figure 38
Figure 39
Figure 40
System Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
PM2329 External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
PM2329 Ball Number Assignments . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
On-Chip PLL Bypass Mechanism . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42
System Interface Register Timing Diagram (SyncBurst) . . . . . . . . . . . . . . . . . 43
System Interface Register Timing Diagram (ZBT) . . . . . . . . . . . . . . . . . . . . . . 45
System Interface DMA Timing (SyncBurst Mode) . . . . . . . . . . . . . . . . . . . . . . 47
System Interface DMA Timing (ZBT Mode) . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
E-RAM Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
E-RAM Connectivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Cascaded Bus Connectivity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 54
Single PM2329 with 32-bit/64-bit E-RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
Two Cascaded PM2329 devices with 64 or 96 bits of ERAM . . . . . . . . . . . . . 56
Maximum Cascade Configuration . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
PM2329 Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
Simplified Data Flow . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Simplified Data Flow--OC Processing and Results Posting . . . . . . . . . . . . . . . 61
Packet Input, Result Output, and associated Status Handshake . . . . . . . . . . . 63
Packet Formats Supported by PM2329 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
Headers Formats within Packet . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Organization of Rules . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Local vs. Global Register Space; Conceptual View A . . . . . . . . . . . . . . . . . . . 71
PM2329 Packet Input Buffer . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Channel Register Blocks . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
PM2329 Address Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Access to Rule Memory Cells via RIDR0-4 Registers . . . . . . . . . . . . . . . . . . . 82
Timer Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
Rule Control and Data Field . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
Rule Control Fields . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
Trace Feature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 144
Processor controlled Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
General Overview of OCC Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
General Overview of ERAM Sequencing . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
Recommended VDD Power On Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . 154
SCLK to ECLKOUT Skew . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
System Interface Timing Parameters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 156
Load Equivalents . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
E-RAM Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Cascade Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 160
JTAG Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 161