- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67681 > IBM21P100BGB PCI BUS CONTROLLER, PBGA304 PDF資料下載
參數(shù)資料
| 型號： | IBM21P100BGB |
| 元件分類： | 總線控制器 |
| 英文描述： | PCI BUS CONTROLLER, PBGA304 |
| 封裝： | 31 X 31 MM, HEAT SINK, PLASTIC, BGA-304 |
| 文件頁數(shù)： | 111/140頁 |
| 文件大小： | 2032K |
| 代理商： | IBM21P100BGB |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁當(dāng)前第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁
IBM21P100BGB
IBM 133 PCI-X Bridge R1.1
Configuration Registers
Page 64 of 131
ppb11_pcix_regs.fm.03
July 9, 2001
5.2.5.7 SERR# Disable Register
The SERR# Disable register controls the assertion of SERR# on the primary bus due to certain errors.
Address Offset
x‘5C’
Access
Read/Write
Reset Value
x‘00’
Res
e
rv
ed
P
E
RR#
on
P
o
s
ted
W
rit
es
S
E
RR#
Dis
able
P
rim
ary
Dis
c
a
rd
ti
m
e
r
S
E
RR#
Dis
abl
e
Seco
ndary
Discard
ti
m
e
r
S
E
RR#
Dis
abl
e
Prim
ary
R
et
ry
C
ount
SE
RR#
Dis
abl
e
Seco
ndary
R
et
ry
C
ount
SE
RR#
D
is
able
7654321
0
Bit(s)
Access
Field Name and Description
7:5
RO
Reserved
4RW
PERR# on Posted Writes SERR# Disable
Controls the SERR# assertion when a PERR# is detected on the destination bus on an error free posted write.
0
Assert SERR# and set bit 14 of the Status register if the SERR# enable bit 8 in the Command register
is set. Discard the delayed transaction.
1
Disable the assertion of SERR#.
3RW
Primary Discard Timer SERR# Disable
Controls the SERR# assertion when the primary discard timer has expired.
0
Assert SERR# and update status bit 14 in the Status register if the primary discard timer expires, the
SERR# enable bit 8 in the Command register is set, and bit 11 of the Bridge Control register is set.
Discard the delayed transaction and set bit 3 of the Retry and Timer Status register
1
Disable the assertion of SERR# if the primary discard timer expires. Discard the delayed transaction
and set bit 3 of the Retry and Timer Status register
2RW
Secondary Discard Timer SERR# Disable
Controls the SERR# assertion when the secondary discard timer has expired.
0
Assert SERR# and update status bit 14 in the Status register if the secondary discard timer expires,
the SERR# enable bit 8 in the Command register is set, and bit 11 of the Bridge Control register is set.
Discard the delayed transaction and set bit 2 of the Retry and Timer Status register.
1
Disable the assertion of SERR# if the secondary discard timer expires. Discard the delayed transac-
tion and set bit 2 of the Retry and Timer Status register.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IBM21P100BGC | PCI BUS CONTROLLER, PBGA304 |
| IBM25403GCX-3JC76C2 | RISC PROCESSOR, PQFP16 |
| IBM25405GP-3BA200C2 | RISC PROCESSOR, PBGA456 |
| IBM25EMPPC603EFG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, PQFP240 |
| IBM25EMPPC603EBG-100 | 32-BIT, 100 MHz, RISC PROCESSOR, CBGA255 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IBM24L5086 | 制造商:AVED MEMORY PRODUCTS 功能描述: 制造商:AVED Memory Products 功能描述: |
| IBM25403GCX-3BC80C2 | 制造商:IBM 功能描述:RISC PROCESSOR, 160 Pin Plastic BGA |
| IBM25403GCX-3JC50C2 | 制造商:IBM 功能描述:403GCX-3JC50C2 |
| IBM25403GCX-3JC66C2 | 制造商:IBM 功能描述: |
| IBM25403GCX3JC76C2 | 制造商:IBM 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。