
ix
18522F/0—Jan1997
AMD-K5 Processor Data Sheet
PRELIMINARY INFORMATION
List of Tables
Table 1.
Table 2.
Table 3.
Table 4.
Table 5.
Table 6.
Table 7.
Table 8.
Table 9.
Table 10. Inquire Cycles to Data Cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
Table 11. Addressing of the AMD-K5 Processor Burst Order . . . . . . . . . . . 38
Table 12. SMM Save Area Map. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Table 13. Initial State Upon Entering SMM . . . . . . . . . . . . . . . . . . . . . . . . . 53
Table 14. DC Characteristics over Commercial Operating Ranges . . . . . . 58
Table 15. CLK Switching Characteristics for 66-MHz Bus Operation . . . . 59
Table 16. Delay Timing for 66-MHz Bus Operation . . . . . . . . . . . . . . . . . . . 60
Table 17. Switching Characteristics for 66-MHz Bus Operation . . . . . . . . . 61
Table 18. CLK Switching Characteristics for 60-MHz Bus Operation . . . . 62
Table 19. Delay Timing for 60-MHz Bus Operation . . . . . . . . . . . . . . . . . . . 62
Table 20. Switching Characteristics for 60-MHz Bus Operation . . . . . . . . . 63
Table 21. CLK Switching Characteristics for 50-MHz Bus Operation . . . . 64
Table 22. Delay Timing for 50-MHz Bus Operation . . . . . . . . . . . . . . . . . . . 64
Table 23. Switching Characteristics for 50-MHz Bus Operation . . . . . . . . . 65
Table 24. RESET Configuration Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
Table 25. TCK Waveform and TRST Timing at 16 MHz . . . . . . . . . . . . . . . 66
Table 26. Test Signal Timing at 16 MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Table 27.
θ
CA
for the AMD-K5 Processor in 296-pin SPGA
Package for Typical Heat Sinks with Fans. . . . . . . . . . . . . . . . . . 82
Table 28. Model 0 Maximum
T
A
in °C . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
Table 29. Models 1 and 2 Maximum
T
A
in °C . . . . . . . . . . . . . . . . . . . . . . . . 83
Input Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
Output Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
Input/Output Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Test Pins. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Bus Cycle Definition . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Special Cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
Signals at Reset. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Processor Reads to Data Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Writes to Data Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35