- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄371773 > HC05V7GRS 68HC05V7 General Release Specification PDF資料下載
參數(shù)資料
| 型號： | HC05V7GRS |
| 英文描述： | 68HC05V7 General Release Specification |
| 中文描述： | 68HC05V7一般版本規(guī)范 |
| 文件頁數(shù)： | 63/170頁 |
| 文件大?。?/td> | 980K |
| 代理商： | HC05V7GRS |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁當前第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁
SECTION 7: POWER SUPPLY AND REGULATION
For More Information On This Product,
Go to: www.freescale.com
MOTOROLA
Page 49
7.4
REGULATOR CONTROL LOGIC
The ignition state monitor pin, V
IGN
, or the MDLC BUS pin (provided the MDLCPU mask
option is selected) allows the user to wake-up the primary power supply and subsequently
the MCU. A positive transition applied to either pin will enable the primary regulator. The
state of the V
IGN
pin can be determined by reading the IGNS bit of the MISCELLANEOUS
register. The primary regulator can be disabled by clearing the PDC bit in the
MISCELLANEOUS register. The BUS or V
IGN
pin need not be low to write the PDC bit.
Once the regulator has been disabled, a rising edge on V
IGN
or BUS will re-enable the
regulator.
To ensure the validity of the PDC bit during a V
DD
transition, the PDC bit is always copied
into a latch powered by the secondary regulator. The bit is copied during a write to the
MISCELLANEOUS register. When the regulator is powered up by a rising edge of BUS or
V
IGN
, the latch that contains the copy of the PDC bit will be initialized to a 1 and may have
a different value than the PDC bit itself. Software should always initialize the PDC bit to a
1. The latch will be set on the rising edge of V
IGN
or BUS. This will give the primary
regulator, CPU, and software ample time to start up and initialize the PDC bit to a 1. At this
point, the MCU will transition to the Power Up Mode. (See Figure 7-2.)
In order to ensure that the primary regulator starts up when V
BATT
voltage is applied to the
MCU, a low to high transition should be provided on the V
IGN
pin once V
BATT
reaches
minimum level, shown in Figure 7-3.
Figure 7-3: Regulator Startup
NOTE:
Once enabled, the regulator can only be disabled through software.
Voltage
time
Min
V
BATT
<= 0.4*V
BATT
V
BATT
V
IGN
V
IGN
>min V
BATT
F
Freescale Semiconductor, Inc.
n
.
相關PDF資料 |
PDF描述 |
|---|---|
| HC05 | Bipolar Transistor; Transistor Polarity:Dual P Channel; Power Dissipation:20W; DC Current Gain Min (hfe):25; Collector Current:1A; DC Current Gain Max (hfe):200; Power (Ptot):20W |
| HC1-5502A-7 | Subscriber Line Interface Circuit |
| HC4P-5502A-7 | Subscriber Line Interface Circuit |
| HC1062A | Low Voltage Telephone Speech Transmission Circuit / High/Low Level Mute |
| HC1198 | Peripheral IC |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HC060WE1DS038B | 制造商:TE Connectivity 功能描述:EC7174-000 |
| HC060YW1DS038B | 制造商:TE Connectivity 功能描述:EC7207-000 |
| HC06B05000J0G | 制造商:FCI 功能描述:OEM ITEM 505-5BNF-SPRING CLAMP SYSTEM |
| HC08 | 制造商:Texas Instruments 功能描述: |
| HC08100 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Breake Away Header .025(0.64mm) Square Posts |
發(fā)布緊急采購，3分鐘左右您將得到回復。