
iv
Table of Contents
AMD-751
System Controller Data Sheet
21910D
—
August 1999
Preliminary Information
4
Signal Descriptions
17
4.1
Processor Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
4.1.1 CLKFWDRST (Clock Forward Reset) . . . . . . . . . . . . . 17
4.1.2 CONNECT (Connect) . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
4.1.3 PROCRDY (Processor Ready) . . . . . . . . . . . . . . . . . . . . 17
4.1.4 SADDIN[14:2]# (Address/Command) . . . . . . . . . . . . . . 18
4.1.5 SADDINCLK# (System Address In Clock) . . . . . . . . . . 18
4.1.6 SADDOUT[14:2]# (System Address Out) . . . . . . . . . . . 18
4.1.7 SADDOUTCLK# (System Address Out Clock) . . . . . . 19
4.1.8 SCHECK[7:0]# (Data Bus Check Byte) . . . . . . . . . . . . . 19
4.1.9 SDATA[63:0]# (Processor Data Channel) . . . . . . . . . . 20
4.1.10 SDATAINCLK[3:0]# (System Data In Clock) . . . . . . . 20
4.1.11 SDATAINVAL# (System Data In Valid) . . . . . . . . . . . 21
4.1.12 SDATAOUTCLK[3:0]# (System Address Out
Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
4.1.13 SYSCLK (System Clock) . . . . . . . . . . . . . . . . . . . . . . . . 21
4.2
PCI Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
4.2.1 AD[31:0] (PCI Address/Data Bus) . . . . . . . . . . . . . . . . . 22
4.2.2 C/BE[3:0]# (PCI Command/Byte Enables) . . . . . . . . . . 23
4.2.3 DEVSEL# (PCI Device Select) . . . . . . . . . . . . . . . . . . . 23
4.2.4 FRAME# (PCI Cycle Frame) . . . . . . . . . . . . . . . . . . . . . 24
4.2.5 GNT[4:0]# (PCI Bus Grant) . . . . . . . . . . . . . . . . . . . . . . 24
4.2.6 IRDY# (Initiator Ready) . . . . . . . . . . . . . . . . . . . . . . . . 25
4.2.7 LOCK# (PCI Bus Lock) . . . . . . . . . . . . . . . . . . . . . . . . . . 25
4.2.8 PAR (PCI Bus Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.2.9 PCLK (PCI Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.2.10 PGNT# (PCI Grant to Peripheral Bus
Controller) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
4.2.11 PREQ# (PCI Request from Peripheral Bus
Controller) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.2.12 REQ[4:0]# (PCI Bus Request) . . . . . . . . . . . . . . . . . . . . 27
4.2.13 RESET# (Reset) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
4.2.14 SERR# (System Error) . . . . . . . . . . . . . . . . . . . . . . . . . . 28
4.2.15 STOP# (PCI Bus Stop) . . . . . . . . . . . . . . . . . . . . . . . . . . 28
4.2.16 TRDY# (Target Ready) . . . . . . . . . . . . . . . . . . . . . . . . . 28
4.2.17 WSC# (Write Snoop Complete) . . . . . . . . . . . . . . . . . . . 29