- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄366557 > AMD-751 (Advanced Micro Devices, Inc.) System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) PDF資料下載
參數(shù)資料
| 型號(hào)： | AMD-751 |
| 廠商： | Advanced Micro Devices, Inc. |
| 英文描述： | System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲(chǔ)器控制器、AGP控制器和PCI總線控制器) |
| 中文描述： | 系統(tǒng)總線，系統(tǒng)內(nèi)存控制器，AGP控制器和PCI總線控制器（系統(tǒng)總線，系統(tǒng)存儲(chǔ)器控制器，AGP接口控制器和的PCI總線控制器） |
| 文件頁(yè)數(shù)： | 229/236頁(yè) |
| 文件大?。?/td> | 3578K |
| 代理商： | AMD-751 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)當(dāng)前第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)
Index
207
21910D
—
August 1999
Preliminary Information
Config Status. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Device ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
,
165
DRAM CS Driver Strength. . . . . . . . . . . . . . . . . . . . . . . . 148
DRAM ECC Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
DRAM Mode/Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
DRAM Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Enable and Status Register . . . . . . . . . . . . . . . . . . . . . . . 178
Features and Capabilities Register. . . . . . . . . . . . . . . . . 177
GART Cache Control Register . . . . . . . . . . . . . . . . . . . . 180
GART Cache Size Register . . . . . . . . . . . . . . . . . . . . . . . 179
GART Entry Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Header Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
I/O Base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
I/O Base Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
I/O Limit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
I/O Limit Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Latency Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Memory Base. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Memory Limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
MRO Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
PCI and APCI Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . 158
PCI Arbitration Control . . . . . . . . . . . . . . . . . . . . . . . . . . 155
PCI-to-PCI Bridge Control . . . . . . . . . . . . . . . . . . . . . . . . 175
PM2 (Power Management). . . . . . . . . . . . . . . . . . . . . . . . 181
Programming Interface . . . . . . . . . . . . . . . . . . . . . .137
,
168
Revision ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
SDRAM Address Mapping Control. . . . . . . . . . . . . 144
–
145
Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
,
167
Subclass Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
,
168
Vendor ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
,
165
Who Am I (WHAMI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
CONNECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
,
55
Conventions, Abbreviations, and References . . . . . . . . . . xix
CPU
Clocks
CCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
CQ (command queue). . . . . . . . . . . . . . . . . . . . . . . . xxii
,
2
,
53
CS (chip select) . . . . . . . . . . . . . .xxii
,
3
,
68
–
69
,
141
–
145
,
149
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
67
,
69
,
76
CSQ (system data and control queue) . . . . . . . . . xxii
,
53
–
54
D
Data
Block. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
GDC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Parity Error Detected. . . . . . . . . . . . . . . . . . . 136
,
167
,
171
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
DCSTOP#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
DDR (double-data rate) . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
,
1
DEC Alpha. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
DEC Alpha Bus (EV6). . . . . . . . . . . . . . . . . . . . . . . . .See EV6
Decoding
Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Delay Analysis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Detected Parity Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Device 0 . . . . . . . . . . . . . . . . 52
,
127
,
134
–
143
,
145
,
149
–
150
,
. . . . . . . . . . . . . . . . . . . . . . . . . 152
–
157
,
159
–
162
,
164
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Device 1 . . . . . . . . . . . . . . . . . . . . 52
,
127
,
165
–
169
,
171
–
176
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Device Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
DEVSEL# . . . . . . . . . . . . . . . . . 23
–
24
,
86
,
135
–
136
,
167
,
171
Timing (Device 0). . . . . . . . . . . . . . . . . . . . . . . . . . . 136
,
167
Timing (Device 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
DIMM (dual inline memory module). . . . . . . . . . xxii
,
1
,
3
,
8
,
. . . . . . . . . . . . . . . . . . . . . . . . . .14
,
30
,
33
,
63
,
68
–
72
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
–
75
,
77
–
79
,
81
Direct Memory Access (DMA). . . . . . . . . . . . . . . . . See DMA
Direct Random Access Memory (DRAM). . . . . . . See DRAM
DMA (direct memory access) . . . . . xxii
,
29
,
84
,
98
,
112
,
156
Don
’
t-Care. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Double-Data Rate (DDR). . . . . . . . . . . . . . . . . . . . . .See DDR
Double-Pumping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
,
88
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
76
DRAM (direct random access memory). . . . . . . . . . xxii
,
3
–
4
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
–
8
,
10
Controller
CAS[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
33
MA[13:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Memory Arbiter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
RAS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
,
76
Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Shadow RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
WE[2:0]#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Interface Signals
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MAdA[14:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MAdB[14:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MCKE[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
,
33
MDAT[63:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
MECCD[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
SCAS[2:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
WE[2:0]#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Dual Inline Memory Module (DIMM). . . . . . . . . . See DIMM
E
ECC (error correcting code) . . . . . . . . . . .xxii
,
2
–
3
,
8
,
67
–
69
,
. . . . . . . . . . . . . . . . . . . . 71
–
72
,
84
,
94
,
131
,
149
–
150
EIDE (enhanced integrated device
electronics). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
,
6
EISA (extended industry standard
architecture). . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
,
84
Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Enhanced Integrated Device
Electronics (EIDE). . . . . . . . . . . . . . . . . . . . . See EIDE
Enhanced Programmable Read Only
Memory (EPROM). . . . . . . . . . . . . . . . . . . See EPROM
EPROM (enhanced programmable read only
memory) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
Error Correction Code (ECC). . . . . . . . . . . . . . . . . . . See ECC
EV6 (DEC Alpha Bus) . . . . . . . . . . . . . . . . . . . . . xxii
,
155
–
156
Extended Industry Standard Architecture (EISA). See EISA
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AMD-756 | Peripheral Bus Controller(外圍總線控制器) |
| AMD ATHLON | 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻) |
| AMD-K5 | 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價(jià)比微處理器) |
| AMD-K6-2 | 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器) |
| AMD-K6-III | 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級(jí)的RISC86超標(biāo)量微體系結(jié)構(gòu)) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AMD-751AC | 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA |
| AMD-756 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide |
| AMD-756AC\T | 制造商:Advanced Micro Devices 功能描述: |
| AMD-760 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview |
| AMD-760MP | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。