參數(shù)資料
型號： AMD-751
廠商： Advanced Micro Devices, Inc.
英文描述： System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲器控制器、AGP控制器和PCI總線控制器)
中文描述： 系統(tǒng)總線，系統(tǒng)內存控制器，AGP控制器和PCI總線控制器（系統(tǒng)總線，系統(tǒng)存儲器控制器，AGP接口控制器和的PCI總線控制器）
文件頁數(shù)： 229/236頁
文件大?。?/td> 3578K
代理商： AMD-751
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁當前第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁
Index
207
21910D
—
August 1999
Preliminary Information
Config Status. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
Device ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
,
165
DRAM CS Driver Strength. . . . . . . . . . . . . . . . . . . . . . . . 148
DRAM ECC Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 149
DRAM Mode/Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150
DRAM Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
Enable and Status Register . . . . . . . . . . . . . . . . . . . . . . . 178
Features and Capabilities Register. . . . . . . . . . . . . . . . . 177
GART Cache Control Register . . . . . . . . . . . . . . . . . . . . 180
GART Cache Size Register . . . . . . . . . . . . . . . . . . . . . . . 179
GART Entry Control. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
Header Type . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
I/O Base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
I/O Base Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
I/O Limit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
I/O Limit Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 170
Interrupt Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
Latency Timer. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 138
Memory Base. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
Memory Limit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
MRO Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 154
PCI and APCI Chaining . . . . . . . . . . . . . . . . . . . . . . . . . . 158
PCI Arbitration Control . . . . . . . . . . . . . . . . . . . . . . . . . . 155
PCI-to-PCI Bridge Control . . . . . . . . . . . . . . . . . . . . . . . . 175
PM2 (Power Management). . . . . . . . . . . . . . . . . . . . . . . . 181
Programming Interface . . . . . . . . . . . . . . . . . . . . . .137
,
168
Revision ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 137
SDRAM Address Mapping Control. . . . . . . . . . . . . 144
–
145
Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
,
167
Subclass Code . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .137
,
168
Vendor ID . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .134
,
165
Who Am I (WHAMI). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 155
CONNECT . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .17
,
55
Conventions, Abbreviations, and References . . . . . . . . . . xix
CPU
Clocks
CCLK . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
CQ (command queue). . . . . . . . . . . . . . . . . . . . . . . . xxii
,
2
,
53
CS (chip select) . . . . . . . . . . . . . .xxii
,
3
,
68
–
69
,
141
–
145
,
149
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
67
,
69
,
76
CSQ (system data and control queue) . . . . . . . . . xxii
,
53
–
54
D
Data
Block. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
GDC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 108
Parity Error Detected. . . . . . . . . . . . . . . . . . . 136
,
167
,
171
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 185
DCSTOP#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 111
DDR (double-data rate) . . . . . . . . . . . . . . . . . . . . . . . . . .xxii
,
1
DEC Alpha. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
DEC Alpha Bus (EV6). . . . . . . . . . . . . . . . . . . . . . . . .See EV6
Decoding
Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Delay Analysis. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Detected Parity Error. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
Device 0 . . . . . . . . . . . . . . . . 52
,
127
,
134
–
143
,
145
,
149
–
150
,
. . . . . . . . . . . . . . . . . . . . . . . . . 152
–
157
,
159
–
162
,
164
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 134
Device 1 . . . . . . . . . . . . . . . . . . . . 52
,
127
,
165
–
169
,
171
–
176
Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 165
Device Number . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
DEVSEL# . . . . . . . . . . . . . . . . . 23
–
24
,
86
,
135
–
136
,
167
,
171
Timing (Device 0). . . . . . . . . . . . . . . . . . . . . . . . . . . 136
,
167
Timing (Device 1). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 171
DIMM (dual inline memory module). . . . . . . . . . xxii
,
1
,
3
,
8
,
. . . . . . . . . . . . . . . . . . . . . . . . . .14
,
30
,
33
,
63
,
68
–
72
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .74
–
75
,
77
–
79
,
81
Direct Memory Access (DMA). . . . . . . . . . . . . . . . . See DMA
Direct Random Access Memory (DRAM). . . . . . . See DRAM
DMA (direct memory access) . . . . . xxii
,
29
,
84
,
98
,
112
,
156
Don
’
t-Care. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xix
Double-Data Rate (DDR). . . . . . . . . . . . . . . . . . . . . .See DDR
Double-Pumping . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10
,
88
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
76
DRAM (direct random access memory). . . . . . . . . . xxii
,
3
–
4
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
–
8
,
10
Controller
CAS[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Interface Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
,
33
MA[13:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Memory Arbiter. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
RAS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
,
76
Refresh . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
Shadow RAM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
WE[2:0]#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Interface Signals
CS[5:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
DQM[7:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MAdA[14:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MAdB[14:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MCKE[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
,
33
MDAT[63:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
MECCD[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
SCAS[2:0]# . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
WE[2:0]#. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 33
Dual Inline Memory Module (DIMM). . . . . . . . . . See DIMM
E
ECC (error correcting code) . . . . . . . . . . .xxii
,
2
–
3
,
8
,
67
–
69
,
. . . . . . . . . . . . . . . . . . . . 71
–
72
,
84
,
94
,
131
,
149
–
150
EIDE (enhanced integrated device
electronics). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
,
6
EISA (extended industry standard
architecture). . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
,
84
Electrical Data . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 183
Enhanced Integrated Device
Electronics (EIDE). . . . . . . . . . . . . . . . . . . . . See EIDE
Enhanced Programmable Read Only
Memory (EPROM). . . . . . . . . . . . . . . . . . . See EPROM
EPROM (enhanced programmable read only
memory) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxii
Error Correction Code (ECC). . . . . . . . . . . . . . . . . . . See ECC
EV6 (DEC Alpha Bus) . . . . . . . . . . . . . . . . . . . . . xxii
,
155
–
156
Extended Industry Standard Architecture (EISA). See EISA
相關PDF資料
PDF描述
AMD-756 Peripheral Bus Controller(外圍總線控制器)
AMD ATHLON 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻)
AMD-K5 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器)
AMD-K6-2 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器)
AMD-K6-III 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術和高級的RISC86超標量微體系結構)
相關代理商/技術參數(shù)
參數(shù)描述
AMD-751AC 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA
AMD-756 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide
AMD-756AC\T 制造商:Advanced Micro Devices 功能描述:
AMD-760 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview
AMD-760MP 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*