參數(shù)資料
型號： AMD-751
廠商： Advanced Micro Devices, Inc.
英文描述： System Bus, System Memory Controller, AGP Controller, and PCI Bus Controller(系統(tǒng)總線、系統(tǒng)存儲器控制器、AGP控制器和PCI總線控制器)
中文描述： 系統(tǒng)總線，系統(tǒng)內(nèi)存控制器，AGP控制器和PCI總線控制器（系統(tǒng)總線，系統(tǒng)存儲器控制器，AGP接口控制器和的PCI總線控制器）
文件頁數(shù)： 231/236頁
文件大?。?/td> 3578K
代理商： AMD-751
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁當(dāng)前第231頁第232頁第233頁第234頁第235頁第236頁
Index
209
21910D
—
August 1999
Preliminary Information
Low Voltage Transistor Transistor
Logic (LVTTL). . . . . . . . . . . . . . . . . . . . . . . See LVTTL
LRU (least-recently used) . . . . . . . . . . . . . . . . . . . . . xxiii
,
109
LSB (least significant bit) . . . . . . . . . . . . . . . . . . . . . . xxiii
,
57
LVTTL (low voltage transistor transistor logic). . . . . . . . xxiii
M
MA (memory address) . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
,
79
MA[13:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
MAdA[14:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
MAdB[14:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 30
Master Abort Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 175
Maximum Request Depth . . . . . . . . . . . . . . . . . . . . . . . . . . 161
MCKE. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .72
,
74
MCKE[2:0]. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
,
31
,
33
MCT (memory controller) . . . . . . . . . xxiii
,
12
,
63
–
67
,
74
,
94
Blocks. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
MD (memory data) . . . . . . . . . . . . . . . . . . . . . . . . . . . . xxiii
,
79
MDA (monochrome display adapter) . . . . . . . . . . . . xxiii
,
155
MDAT[63:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 31
MDP (memory data path) . . . . . . . . . . . . . . . . . . .xxiii
,
67
,
69
MECCD[7:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 32
Memory . . . . . . . . . . . . . . . . . . . . . . . . . . xx
,
2
–
4
,
47
,
139
–
140
AGP Write Enable . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 166
Base . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
–
173
Coherency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
Controller (MCT). . . . . . . . . . . . . . . . . . . . . . . . . . See MCT
Data Path (MDP). . . . . . . . . . . . . . . . . . . . . . . . . . . See MDP
Detection . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
DOS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
High Speed . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
Limit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 172
–
173
Main . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
Memory-Mapped Control Registers . . . . . . . . . . . . . . . . 140
Memory-to-AGP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Mixing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Organization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
PCI . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Queue Arbiter (MQA). . . . . . . . . . . . . . . . . . . . . . See MQA
Read Queues (MRQ) . . . . . . . . . . . . . . . . . . . . . . . See MRQ
Read Queues (MRQ). . . . . . . . . . . . . . . . . . . . . . . . See MRQ
Request Arbiter (MRA). . . . . . . . . . . . . . . . . . . . . See MRA
Request Organizer (MRO). . . . . . . . . . . . . . . . . . . See MRO
Request Scheduler (MRS). . . . . . . . . . . . . . . . . . . See MRS
SDRAM Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 71
Space . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
System . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Write Queues (MWQ). . . . . . . . . . . . . . . . . . . . . . .See MWQ
Write Selector (MWS). . . . . . . . . . . . . . . . . . . . . .See MWS
Write-and-Invalidate Command (Device 0) . . . . . . . . . . 135
Write-and-Invalidate Command (Device 1) . . . . . . . . . . 166
Memory Address (MA). . . . . . . . . . . . . . . . . . . . . . . . . See MA
Memory Data (MD). . . . . . . . . . . . . . . . . . . . . . . . . . . . See MD
Monochrome Display Adapter (MDA). . . . . . . . . . . See MDA
Most Significant Bit (MSB). . . . . . . . . . . . . . . . . . . . See MSB
MQA (memory queue arbiter). . . . . . . . . . . . . . . .xxiii
,
63
,
65
Block Diagram. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
MRA (memory request arbiter). . . . . . . . . . . . . . .xxiii
,
67
–
69
MRF (memory read FIFO) . . . . . . . . . . . . . . . . . . . . . . . xxiii
,
2
MRL (memory read line) . . . . . . . . . . . . . . . . . . . . . .xxiii
,
4
,
9
MRM (memory read multiple) . . . . . . . . . . . . . . . . . xxiii
,
4
,
9
MRO (memory request organizer) . . . . . . . . . xxiii
,
2
,
12
,
53
,
. . . . . . . . . . . . . . . . . . . . . 63
–
64
,
66
,
82
,
86
,
154
,
156
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
MRQ (memory read queues). . . . . . . . . . . . . . . . . .xxiii
,
2
,
53
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
–
65
,
69
,
154
MRS (memory request scheduler) . . . . . . . . . . . . xxiii
,
65
–
66
MSB (most significant bit) . . . . . . . . .xxiii
,
46
,
48
,
50
–
51
,
75
MTRR (memory type and range registers) . . . . . . . . xxiii
,
75
Multiple Page Status . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 178
Multiplexer (MUX). . . . . . . . . . . . . . . . . . . . . . . . . . See MUX
MUX (multiplexer) . . . . . . . . . . . . . . . . . . . . . xxiii
,
57
–
58
,
67
MWF (memory write FIFO) . . . . . . . . . . . . . . . . . . xxiii
,
2
,
84
MWI (memory write-and-invalidate) . . . . . . . . . . . .xxiii
,
4
,
9
,
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
,
166
MWQ (memory write queue) . . . xxiii
,
2
,
53
,
63
–
66
,
69
,
154
MWS (memory write selector) . . . . . . . . . . . . . . . xxiii
,
63
,
66
N
NAND tree . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
,
43
NMI (non-maskable interrupt) . . . . . . . . . . . . . . . . . . xxiii
,
28
Non-Maskable Interrupt (NMI). . . . . . . . . . . . . . . . . See NMI
O
OD (Open Drain). . . . . . . . . . . . . . . . . . . . . . . See Open Drain
Open Drain . . . . . . . . . . . . . . . . . . . . . . . . . .xxiii
,
7
,
13
,
28
,
58
Operating
Ranges. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Operation, Functional . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Ordering Information . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Ordering Rules, AGP. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
P
PA (physical address) . . . . . . . . . . . . . . . . . . xxiv
,
48
,
51
,
106
Package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13
Specifications. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
,
207
Type. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 15
Page
Directory Entry (PDE). . . . . . . . . . . . . . . . . . . . . . . See PDE
Directory Table (PDT). . . . . . . . . . . . . . . . . . . . . . . See PDT
Hit (PH). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . See PH
Table Entry (PTE). . . . . . . . . . . . . . . . . . . . . . . . . . See PTE
Tables (PT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . See PT
Translation Structures. . . . . . . . . . . . . . . . . . . . . . . . . . . 101
Page Directory Entry (PDE). . . . . . . . . . . . . . . . . . . . See PDE
PAR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 26
Parity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .135
–
136
,
167
,
171
Enable. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 176
Error Detected . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
,
167
Error Response . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
PBGA (plastic ball grid array) . . . . . . . . . . xxiv
,
1
,
7
,
13
,
207
PC-100 SDRAM DIMMs. . . . . . . . . . 1
,
3
,
8
,
14
,
63
,
71
,
76
–
77
PCI (peripheral component interconnect) . . . . . . . xxiv
,
1
–
2
,
. . . . . . . . . . . . . . . .4
–
5
,
7
–
8
,
50
,
52
–
53
,
63
,
155
,
158
Header Type (Device 0). . . . . . . . . . . . . . . . . . . . . . . . . . 138
Memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
Parity. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Targets. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
相關(guān)PDF資料
PDF描述
AMD-756 Peripheral Bus Controller(外圍總線控制器)
AMD ATHLON 32-Bit Microprocessor with 3D Multimedia Performance and Digital Video(32位微處理器帶3D多媒體性能和數(shù)字視頻)
AMD-K5 32-Bit Superior Price/Performance Value Microprocessor(32位高性/價比微處理器)
AMD-K6-2 32 Bit Microprocessor With 64-Kbyte Level-one Cache High-Performance and Multimedia Execution Unit(帶64K字節(jié)緩存和高性能多媒體執(zhí)行單元的32位微處理器)
AMD-K6-III 32-Bit Microprocessor Advanced RISC86 Superscalar Microarchitecture and 3D Technology(32位微處理器帶3D技術(shù)和高級的RISC86超標(biāo)量微體系結(jié)構(gòu))
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AMD-751AC 制造商:Advanced Micro Devices 功能描述:SYSTEM CONTROLLER, 492 Pin, BGA
AMD-756 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-756? Peripheral Bus Controller Revision Guide
AMD-756AC\T 制造商:Advanced Micro Devices 功能描述:
AMD-760 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 - AMD-760 MPX Chipset Overview
AMD-760MP 制造商:未知廠家 制造商全稱:未知廠家 功能描述:AMD-760 MP - AMD-760 MP Chipset Overview
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*