- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360999 > ISP1761 (NXP Semiconductors N.V.) Hi-Speed Universal Serial Bus On-The-Go controller PDF資料下載
參數(shù)資料
| 型號(hào)： | ISP1761 |
| 廠商： | NXP Semiconductors N.V. |
| 英文描述： | Hi-Speed Universal Serial Bus On-The-Go controller |
| 中文描述： | 高速通用串行總線和On - The - Go控制器 |
| 文件頁數(shù)： | 156/158頁 |
| 文件大小： | 724K |
| 代理商： | ISP1761 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁當(dāng)前第156頁第157頁第158頁
Philips Semiconductors
ISP1761
Hi-Speed USB OTG controller
9397 750 13258
Koninklijke Philips Electronics N.V. 2005. All rights reserved.
Product data sheet
Rev. 01 — 12 January 2005
156 of 158
continued >>
28. Contents
1
2
3
3.1
4
5
6
6.1
6.2
7
7.1
General description. . . . . . . . . . . . . . . . . . . . . . 1
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
Applications . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
Host/peripheral roles. . . . . . . . . . . . . . . . . . . . . 3
Ordering information. . . . . . . . . . . . . . . . . . . . . 4
Block diagram . . . . . . . . . . . . . . . . . . . . . . . . . . 5
Pinning information. . . . . . . . . . . . . . . . . . . . . . 6
Pinning . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
Pin description . . . . . . . . . . . . . . . . . . . . . . . . . 7
Functional description . . . . . . . . . . . . . . . . . . 14
ISP1761 internal architecture: Advanced Philips
Slave Host Controller and hub . . . . . . . . . . . . 14
Internal clock scheme. . . . . . . . . . . . . . . . . . . 15
Host Controller buffer memory block . . . . . . . 16
General considerations. . . . . . . . . . . . . . . . . . 16
Structure of the ISP1761 Host Controller
memory. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
Accessing the ISP1761 Host Controller memory:
PIO and DMA . . . . . . . . . . . . . . . . . . . . . . . . . 19
PIO mode access—memory read cycle . . . . . 20
PIO mode access—memory write cycle. . . . . 20
PIO mode access—register read cycle . . . . . 21
PIO mode access—register write cycle . . . . . 21
DMA—read and write operations . . . . . . . . . . 21
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
Phase-Locked Loop (PLL) clock multiplier . . . 24
Power management . . . . . . . . . . . . . . . . . . . . 25
Power supply . . . . . . . . . . . . . . . . . . . . . . . . . 26
Hybrid mode . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Overcurrent detection . . . . . . . . . . . . . . . . . . . 29
Power-On Reset (POR) . . . . . . . . . . . . . . . . . 30
Host Controller. . . . . . . . . . . . . . . . . . . . . . . . . 31
EHCI capability registers . . . . . . . . . . . . . . . . 32
CAPLENGTH register (R: 0000h). . . . . . . . . . 32
HCIVERSION register (R: 0002h) . . . . . . . . . 32
HCSPARAMS register (R: 0004h) . . . . . . . . . 32
HCCPARAMS register (R: 0008h) . . . . . . . . . 33
EHCI operational registers . . . . . . . . . . . . . . . 34
USBCMD register (R/W: 0020h). . . . . . . . . . . 34
USBSTS register (R/W: 0024h) . . . . . . . . . . . 35
USBINTR register (R/W: 0028h). . . . . . . . . . . 36
FRINDEX register (R/W: 002Ch) . . . . . . . . . . 36
CTRLDSSEGMENT register (R/W: 0030h) . . 37
CONFIGFLAG register (R/W: 0060h). . . . . . . 37
PORTSC1 register
(R, R/W, R/WC (field dependent): 0064h) . . . 38
7.1.1
7.2
7.2.1
7.2.2
7.3
7.3.1
7.3.2
7.3.3
7.3.4
7.3.5
7.4
7.5
7.6
7.7
7.7.1
7.8
7.9
8
8.1
8.1.1
8.1.2
8.1.3
8.1.4
8.2
8.2.1
8.2.2
8.2.3
8.2.4
8.2.5
8.2.6
8.2.7
8.2.8
8.2.9
8.2.10
8.2.11
8.2.12
8.2.13
8.2.14
8.2.15
8.2.16
8.3
8.3.1
8.3.2
8.3.3
8.3.4
8.3.5
8.3.6
8.3.7
8.3.8
8.3.9
8.3.10
8.3.11
8.4
8.4.1
8.4.2
8.4.3
8.4.4
8.4.5
8.4.6
8.4.7
8.4.8
8.5
8.5.1
8.5.2
8.5.3
8.5.4
8.5.5
8.5.6
9
9.1
9.2
9.3
9.3.1
9.3.2
9.4
9.4.1
9.4.2
9.4.3
9.5
ISO PTD Done Map register (R: 0130h) . . . . 40
ISO PTD Skip Map register (R/W: 0134h) . . . 40
ISO PTD Last PTD register (R/W: 0138h) . . . 40
INT PTD Done Map register (R: 0140h). . . . . 41
INT PTD Skip Map register (R/W: 0144h) . . . 41
INT PTD Last PTD register (R/W: 0148h) . . . 41
ATL PTD Done Map register (R: 0150h) . . . . 42
ATL PTD Skip Map register (R/W: 0154h) . . . 42
ATL PTD Last PTD register (R/W: 0158h) . . . 42
Configuration registers. . . . . . . . . . . . . . . . . . 42
HW Mode Control register (R/W: 0300h) . . . . 42
HcChipID register (R: 0304h). . . . . . . . . . . . . 44
HcScratch register (R/W: 0308h) . . . . . . . . . . 44
SW Reset register (R/W: 030Ch). . . . . . . . . . 44
HcDMAConfiguration register (R/W: 0330h) . 45
HcBufferStatus register (R/W: 0334h) . . . . . . 46
ATL Done Timeout register (R/W: 0338h) . . . 47
Memory register (R/W: 033Ch) . . . . . . . . . . . 47
Edge Interrupt Count register (R/W: 0340h) . 48
DMA Start Address register (W: 0344h) . . . . 49
Power Down Control register (R/W: 0354h). . 50
Interrupt registers. . . . . . . . . . . . . . . . . . . . . . 52
HcInterrupt register (R/W: 0310h) . . . . . . . . . 52
HcInterruptEnable register (R/W: 0314h). . . . 54
ISO IRQ MASK OR register (R/W: 0318h). . . 56
INT IRQ MASK OR register (R/W: 031Ch) . . 56
ATL IRQ MASK OR register (R/W: 0320h). . . 56
ISO IRQ MASK AND register (R/W: 0324h) . 56
INT IRQ MASK AND register (R/W: 0328h). . 57
ATL IRQ MASK AND register (R/W: 032Ch) . 57
Philips Transfer Descriptor . . . . . . . . . . . . . . . 57
High-speed bulk IN and OUT, QHA . . . . . . . . 60
High-speed isochronous IN and OUT, iTD. . . 64
High-speed interrupt IN and OUT, QHP. . . . . 68
Start and complete split for bulk, QHA-SS/CS 72
Start and complete split for isochronous, SiTD 76
Start and complete split for interrupt . . . . . . . 80
OTG Controller . . . . . . . . . . . . . . . . . . . . . . . . 84
Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Dual-role device . . . . . . . . . . . . . . . . . . . . . . . 84
Session Request Protocol (SRP). . . . . . . . . . 85
B-device initiating SRP. . . . . . . . . . . . . . . . . . 85
A-device responding to SRP . . . . . . . . . . . . . 85
Host Negotiation Protocol (HNP) . . . . . . . . . . 86
Sequence of HNP events. . . . . . . . . . . . . . . . 86
OTG state diagrams. . . . . . . . . . . . . . . . . . . . 87
HNP implementation and OTG state machine 89
OTG Controller registers . . . . . . . . . . . . . . . . 90
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISP1761BE | Hi-Speed Universal Serial Bus On-The-Go controller |
| ISP1761ET | Hi-Speed Universal Serial Bus On-The-Go controller |
| ISP2100A | Telecommunication IC |
| ISP2100BN4 | Microprocessor |
| ISP2300 | Controller Miscellaneous - Datasheet Reference |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISP1761BE | 功能描述:USB 接口集成電路 USB HS OTG CTRLR RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761BE,518 | 功能描述:USB 接口集成電路 USB HS OTG CONTROLLER RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761BE,551 | 功能描述:USB 接口集成電路 DO NOT USE ORDER -T OR NO "-" RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761BE,557 | 功能描述:USB 接口集成電路 USB HS OTG CTRLR RoHS:否 制造商:Cypress Semiconductor 產(chǎn)品:USB 2.0 數(shù)據(jù)速率: 接口類型:SPI 工作電源電壓:3.15 V to 3.45 V 工作電源電流: 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:WLCSP-20 |
| ISP1761BE518 | 制造商:ST-Ericsson 功能描述:IC CONTROLLER USB OTG 128LQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。