- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377000 > DSP1627 TVS 400W 6.5V BIDIRECT SMA PDF資料下載
參數(shù)資料
| 型號(hào)： | DSP1627 |
| 英文描述： | TVS 400W 6.5V BIDIRECT SMA |
| 中文描述： | DSP1627數(shù)字信號(hào)處理器 |
| 文件頁數(shù)： | 48/154頁 |
| 文件大?。?/td> | 2365K |
| 代理商： | DSP1627 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當(dāng)前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁
Data Sheet
March 2000
DSP1627 Digital Signal Processor
48
Lucent Technologies Inc.
5 Software Architecture
(continued)
The auc is 9 bits [8:0]. The upper 7 bits [15:9] are always zero when read and should always be written with zeros to make the program
compatible with future chip versions. The auc register is cleared at reset.
Table 26. Processor Status Word (psw) Register
Bit
Field
15
14
13
12
11
X
10
X
9
8
7
6
5
4
3
2
1
0
DAU FLAGS
a1[V]
a1[35:32]
a0[V]
a0[35:32]
Field
Value
Wxxx
xWxx
xxWx
xxxW
W
Wxxx
xWxx
xxWx
xxxW
W
Wxxx
xWxx
xxWx
xxxW
Description
DAU FLAGS
*
*
The DAU flags can be set by either BMU or DAU operations.
LMI — logical minus when set (bit 35 = 1).
LEQ — logical equal when set (bit [35:0] = 0).
LLV — logical overflow when set.
LMV — mathematical overflow when set.
Accumulator 1 (a1) overflow when set.
Accumulator 1 (a1) bit 35.
Accumulator 1 (a1) bit 34.
Accumulator 1 (a1) bit 33.
Accumulator 1 (a1) bit 32.
Accumulator 0 (a0) overflow when set.
Accumulator 0 (a0) bit 35.
Accumulator 0 (a0) bit 34.
Accumulator 0 (a0) bit 33.
Accumulator 0 (a0) bit 32.
a1[V]
a1[35:32]
a0[V]
a0[35:32]
Table 27. Arithmetic Unit Control (auc) Register
Bit
Field
8
7
6
5
4
3
2
1
0
RAND
X=Y=
CLR
SAT
ALIGN
Field
RAND
Value
0
Description
1
0
1
Pseudorandom sequence generator (PSG) reset by writing the pi register
only outside an interrupt service routine.
PSG never reset by writing the pi register.
Normal operation.
All instructions which load the high half of the y register also load the x regis-
ter, allowing single-cycle squaring with p = x * y.
Clearing yl is disabled (enabled when 0).
Clearing a1l is disabled (enabled when 0).
Clearing a0l is disabled (enabled when 0).
a1 saturation on overflow is disabled (enabled when 0).
a0 saturation on overflow is disabled (enabled when 0).
a0, a1
←
p.
a0, a1
←
p/4.
a0, a1
←
p x 4 (and zeros written to the two LSBs).
a0, a1
←
p x 2 (and zero written to the LSB).
X=Y=
CLR
1xx
x1x
xx1
1x
x1
00
01
10
11
SAT
ALIGN
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| DSP1629 | TVS 400W 64V UNIDIRECT SMA |
| DSP16410C | TVS 400W 7.0V UNIDIRECT SMA |
| DSP16410 | 16-bit fixed point DSP with Flash |
| DSP25-16AR | Phase-leg Rectifier Diode |
| DSP25 | Phase-leg Rectifier Diode |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| DSP1627F32K10IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K10IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11I | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital Signal Processor |
| DSP1627F32K11IR | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
| DSP1627F32K11IT | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:DSP|16-BIT|CMOS|QFP|100PIN|PLASTIC |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。