
Contents
v
23542A/0—September 2000
AMD-K6-2E+ Embedded Processor Data Sheet
Preliminary Information
Contents
Revision History . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . xvii
About this Data Sheet. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .xix
1
AMD-K6-2E+ Embedded Processor ........................................1
1.1
AMD-K6-2E+ Embedded Processor Features . . . . . . . . . . . 3
1.2
Process Technology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7
1.3
Super7 Platform . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
2
Internal Architecture ................................................................11
2.1
Microarchitecture Overview . . . . . . . . . . . . . . . . . . . . . . . . . . 11
2.2
Cache, Instruction Prefetch, and Predecode Bits . . . . . . . . . 16
2.3
Instruction Fetch and Decode . . . . . . . . . . . . . . . . . . . . . . . . . 17
2.4
Centralized Scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
2.5
Execution Units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
2.6
Branch-Prediction Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
3
Software Environment ...............................................................27
3.1
Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
3.2
Model-Specific Registers (MSR) . . . . . . . . . . . . . . . . . . . . . . . 44
3.3
Memory Management Registers . . . . . . . . . . . . . . . . . . . . . . . 54
3.4
Paging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 56
3.5
Descriptors and Gates . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
3.6
Exceptions and Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . 62
3.7
Instructions Supported by the AMD-K6-2E+ Processor . . 63
4
Logic Symbol Diagram ...............................................................91
5
Signal Descriptions ....................................................................93
5.1
Signal Terminology . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
5.2
A20M# (Address Bit 20 Mask) . . . . . . . . . . . . . . . . . . . . . . . . . 94
5.3
A[31:3] (Address Bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
5.4
ADS# (Address Strobe) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
5.5
ADSC# (Address Strobe Copy) . . . . . . . . . . . . . . . . . . . . . . . . 96
5.6
AHOLD (Address Hold) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
5.7
AP (Address Parity) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
5.8
APCHK# (Address Parity Check) . . . . . . . . . . . . . . . . . . . . . . 99
5.9
BE[7:0]# (Byte Enables) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 100
5.10
BF[2:0] (Bus Frequency) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
5.11
BOFF# (Backoff) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
5.12
BRDY# (Burst Ready) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
5.13
BRDYC# (Burst Ready Copy) . . . . . . . . . . . . . . . . . . . . . . . . 104
5.14
BREQ (Bus Request) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
5.15
CACHE# (Cacheable Access) . . . . . . . . . . . . . . . . . . . . . . . . 105
5.16
CLK (Clock) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
5.17
D/C# (Data/Code) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 106
5.18
D[63:0] (Data Bus) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 107