參數資料
型號： 23542A
英文描述： AMD-K6-IIIE+ Processor Data Sheet AMD-K6-2E+ Processor Data Sheet
中文描述： 的AMD - K6 - IIIE部處理器的數據資料的AMD - K6 - 2E處理器數據手冊
文件頁數： 362/368頁
文件大?。?/td> 5669K
代理商： 23542A
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁當前第362頁第363頁第364頁第365頁第366頁第367頁第368頁
340
Index
AMD-K6-2E+ Embedded Processor Data Sheet
23542A/0—September 2000
Preliminary Information
states (table) . . . . . . . . . . . . . . . . . . . . . . . . . . .221
,
225
–
226
write allocate. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
L2 Cache . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
–
113
,
139
,
142
access type. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
built-in self test. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 251
cache line (figure). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
cache sector and line organization (figure) . . . . . . . . . . 265
cache-line fills . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 214
cache-line replacements. . . . . . . . . . . . . . . . . . . . . . . . . . 214
coherency. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
data location (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
data reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 266
direct access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
disabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .211
–
212
disabling for debug. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
flushing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 223
inquire cycles (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . 225
least recently used (LRU) algorithm . . . . . . . . . . . . . . . 215
Level-2 Cache Array Access Register (L2AAR). . . . . . . . 50
LRU field. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
MESI states . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 207
operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 209
organization. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 205
organization (figure). . . . . . . . . . . . . . . . . . . . . . . . .206
,
265
predecode bits not stored. . . . . . . . . . . . . . . . . . . . . . . . . 208
prefetching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
sector organization (figure) . . . . . . . . . . . . . . . . . . . . . . . . 16
states (table) . . . . . . . . . . . . . . . . . . . . . . . . . . .221
,
225
–
226
Super7 platform support . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
T/D bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
tag array testing . . . . . . . . . . . . . . . . . . . . . . . . . . . .213
,
264
tag information (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
tag location (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51
testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
write allocate. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 215
L2AAR . . . . . . . . . . . . . . . . . . . . . . . 44
,
50
,
212
–
213
,
264
–
266
L3 Cache
debugging . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
PCD signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
testing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
Latency, execution (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . 23
Layout and Airflow Considerations . . . . . . . . . . . . . . . . . . 317
Level-2 Cache Array Access Register (L2AAR). . . . . 264
–
266
Literature. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . iii
LOCK# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 120
Locked
cycles . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
operation with BOFF# intervention . . . . . . . . . . . . . . . . 186
operation, basic. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 184
Logic
branch-prediction . . . . . . . . . . . . . . . . . . . . . . 15
,
23
,
25
–
26
external support of floating-point exceptions . . . . . . . . 238
symbol (figure) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Low-Power Devices . . . . . . . . . . . . . . . . . . . . . 4
,
286
,
289
,
334
M
M/IO# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
Machine Check Address Register (MCAR) . . . . . .44
–
45
,
202
Machine Check Exception . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
Machine Check Type Register (MCTR) . . . . . . . . .44
–
45
,
202
Maskable Interrupt. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
MCAR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
–
45
,
202
MCTR. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
–
45
,
202
Memory
management registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . .54
or I/O. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .121
read and write, misaligned single-transfer. . . . . . . . . . .160
read and write, single-transfer. . . . . . . . . . . . . . . . . . . . .158
reads and writes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .158
type range registers (MTRR) . . . . . . . . . . . . . . . . . . 49
,
231
MESI . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
,
168
,
172
,
206
,
227
bit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 16
,
207
,
209
states in the data cache . . . . . . . . . . . . . . . . . . . . . . . . . .207
Microarchitecture . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
,
11
–
26
branch-prediction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
cache. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
centralized scheduler . . . . . . . . . . . . . . . . . . . . . . . . . . . . .21
decoders . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13
enhanced RISC86 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
execution units . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .22
instruction fetching and decode . . . . . . . . . . . . . . . . . . . .17
instruction prefetch. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
overview . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11
predecode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .16
Misaligned
I/O read and write . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
I/O transfers (table). . . . . . . . . . . . . . . . . . . . . . . . . . . . . .167
memory transfers (table) . . . . . . . . . . . . . . . . . . . . . . . . .160
single-transfer memory read and write. . . . . . . . . . . . . .160
transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
MMX Technology. . . . . . . . . . . . . . . . . . . . . . . . 19
,
21
–
24
,
127
3DNow! registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
data types. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .37
exceptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
INIT state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .203
instruction compatibility, floating-point and . . . . . . . . .240
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .240
instructions (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .86
register operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .14
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .35
RESET state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .199
Model-Specific Registers (MSR) . . . . . . . . . . . . . . . . . . . . . .44
MSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .44
MTRR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 49
,
231
Multimedia
and 3DNow! execution units. . . . . . . . . . . . . . . . . . . . .239
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
,
239
functional unit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23
N
NA# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
Negated signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
Next Address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .122
NMI Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
,
242
,
278
No-Connect Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 128
,
293
Non-Maskable Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . .123
Non-Pipelined Single-Transfer Memory Read/Write and
Write Delayed by EWBE#. . . . . . . . . . . . . . . . . . . . .159
Normal State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .275
O
OBGA Package. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .2
–
3
pin designations (figure) . . . . . . . . . . . . . . . . . . . . . . . . .326
pin designations by function (table) . . . . . . . . . . . . . . . .328
pin differences (table) . . . . . . . . . . . . . . . . . . . . . . . . . . .321
specification. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .332
相關PDF資料
PDF描述
2355 PAINT ARSL FLAT BLCK 400ML
2358026 ADHESIVE BLACK 453G TUB
236-332 5V EconoReset with Active High Push-Pull Output
236-402 5V EconoReset with Active High Push-Pull Output
236-403 KLEMMLEISTE 3POL 16A LICHTGRAU
相關代理商/技術參數
參數描述
23542-R 制造商:Thomas & Betts 功能描述:HEAT SHRINK
23543 制造商:Thomas & Betts 功能描述:HEAT SHRINK
23544 制造商:Thomas & Betts 功能描述:HEAT SHRINK
235440 制造商:RCA 功能描述:
23-544-3 制造商:Johnson Components 功能描述:old inventory
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*