
Index
335
23542A/0—September 2000
AMD-K6-2E+ Embedded Processor Data Sheet
Preliminary Information
Index
Numerics
0.18-Micron Process Technology . . . . . . . . . . . . . . . . . . . . . . . 7
100-MHz Bus
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 296
frontside. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1
,
8
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 300
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 298
Super7 platform support . . . . . . . . . . . . . . . . . . . . . . . . .1
,
8
321-Pin Staggered CPGA Package . . . . . . . . . . . . . . . . . . . . . 2
specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 331
349-Ball OBGA Package
specification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 332
3DNow! Technology. . . . . . . 2
,
5
,
7
,
15
,
17
,
19
,
21
–
24
,
127
data types . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 37
execution unit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24
INIT state. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 203
instruction compatibility, floating-point and. . . . . . . . . 240
instructions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .89
–
90
,
240
PREFETCH instruction . . . . . . . . . . . . . . . . . . . . . . . . . . 220
register operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 14
registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 35
RESET state . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 199
software prefetching. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 220
66-MHz Bus
clock switching characteristics . . . . . . . . . . . . . . . . . . . . 297
input setup and hold timings. . . . . . . . . . . . . . . . . . . . . . 304
output delay timings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 302
A
A[31:3] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
A20M# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .94
,
242
masking cache accesses with. . . . . . . . . . . . . . . . . . . . . . 227
Absolute Ratings. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 287
Accelerated Graphic Port (AGP). . . . . . . . . . . . . . . . . . . . . . . 8
Acknowledge, Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . 188
Address
bus . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
,
109
A[31:3] signals] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 95
address hold signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
address strobe signal . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
AHOLD restriction . . . . . . . . . . . . . . . . . . . 174
,
178
,
180
coherencey . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 222
parity . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
–
99
generation sequence during bursts (table) . . . . . . . . . . 162
hold signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 97
parity check signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
parity signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
ADS# Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
ADSC# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
AGP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8
AHOLD
-initiated inquire hit to modified line. . . . . . . . . . . . . . . 178
-initiated inquire hit to shared or exclusive line . . . . . . 176
-initiated inquire miss . . . . . . . . . . . . . . . . . . . . . . . . . . . 174
restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 180
AHOLD Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .97
,
278
Airflow
consideration in layout . . . . . . . . . . . . . . . . . . . . . . . . . . .317
heatsink with fan (figure). . . . . . . . . . . . . . . . . . . . . . . . .319
management. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .319
path in a dual-fan system (figure) . . . . . . . . . . . . . . . . . .319
path in an ATX form-factor system (figure) . . . . . . . . . .320
Aligned Transfers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .129
Allocate, Write. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .215
AMD PowerNow! Technology . . . . . . . . . . . 6
,
143
,
151
,
275
disabling. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
dynamic core voltage control . . . . . . . . . . . . . . . . . . . . . .151
enabling . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
enhanced power management register (EPMR) . . . . . .144
EPM 16-byte I/O block . . . . . . . . . . . . . . . . . . . . . . . . . . .146
EPM stop grant state. . . . . . . . . . . . . . . . . . . . . . . . . . . . .150
I/O base address definition. . . . . . . . . . . . . . . . . . . . . . . .145
processor state observability register (PSOR) . . . . . . . .148
SMM handler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .145
voltage identification signals. . . . . . . . . . . . . . . . . 137
,
151
AP Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .98
APCHK# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .99
Asserted signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .93
B
Backoff . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .102
BDC Bit. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
BE[7:0]# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .100
BF[2:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
,
199
,
283
BIOS, enhanced power management. . . . . . . . . . . . . . . . . .145
BIST . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
Block Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12
BOFF# Signal. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 102
,
182
locked operation with . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
Boundary-Scan
bit definitions (table) . . . . . . . . . . . . . . . . . . . . . . . . . . . .257
register (BSR) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
test access port (TAP) . . . . . . . . . . . . . . . . . . . . . . . . . . . .253
BR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .259
Branch
execution . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
history table. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .25
prediction. . . . . . . . . . . . . . . . . . . . . . . . . . . .1
,
7
,
15
,
23
,
26
target cache . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .26
BRDY# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
BRDYC# Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
BREQ Signal . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .104
BSR . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .255
Built-In Self-Test (BIST) . . . . . . . . . . . . . . . . . . . . . . . . . . . .251
Burst
pipelined burst reads . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
reads . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .162
ready . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .103
ready copy . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
,
200
writeback . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .164
writeback due to cache-line replacement. . . . . . . .164
–
165
Bus
100-MHz . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
,
8
address . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
A[31:0] . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .95
AHOLD restriction . . . . . . . . . . . . . . . . . . . . . . . . . . . .180