- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄374986 > XC3S1000 (Xilinx, Inc.) Spartan-3 FPGA Family: Complete Data Sheet PDF資料下載
參數(shù)資料
| 型號： | XC3S1000 |
| 廠商： | Xilinx, Inc. |
| 英文描述： | Spartan-3 FPGA Family: Complete Data Sheet |
| 中文描述： | 的Spartan - 3 FPGA系列：完整的數(shù)據(jù)手冊 |
| 文件頁數(shù)： | 86/198頁 |
| 文件大?。?/td> | 1605K |
| 代理商： | XC3S1000 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: DC and Switching Characteristics
DS099-3 (v1.5) December 17, 2004
Advance Product Specification
39
www.xilinx.com
39
R
Revision History
The Spartan-3 Family Data Sheet
DS099-1
,
Spartan-3 FPGA Family:
Introduction and Ordering Information
(Module 1)
DS099-2,
Spartan-3 FPGA Family:
Functional Description
(Module 2)
DS099-3,
Spartan-3 FPGA Family: DC and Switching Characteristics
(Module 3)
DS099-4
,
Spartan-3 FPGA Family:
Pinout Descriptions
(Module 4)
Date
Version No.
Description
04/11/03
1.0
Initial Xilinx release.
07/11/03
1.1
Extended Absolute Maximum Rating for junction temperature in
Table 1
. Added numbers for
typical quiescent supply current (
Table 7
) and DLL timing.
02/06/04
1.2
Revised V
IN
maximum rating (
Table 1
). Added power-on requirements (
Table 3
), leakage
current number (
Table 6
), and differential output voltage levels (
Table 11
) for Rev. 0. Published
new quiescent current numbers (
Table 7
). Updated pull-up and pull-down resistor strengths
(
Table 6
). Added LVDCI_DV2 and LVPECL standards (
Table 10
and
Table 11
). Changed
CCLK setup time (
Table 35
and
Table 36
).
03/04/04
1.3
Added timing numbers from v1.29 speed files as well as DCM timing (
Table 28
through
Table 33
).
08/24/04
1.4
Added reference to errata documents on
page 1
. Clarified Absolute Maximum Ratings and
added ESD information (
Table 1
). Explained V
CCO
ramp time measurement (
Table 3
). Clarified
I
L
specification (
Table 6
). Updated quiescent current numbers and added information on
power-on and surplus current (
Table 7
). Adjusted V
REF
range for HSTL_III and HSTL_I_18 and
changed V
IH
min for LVCMOS12 (
Table 8
). Added note limiting V
TT
range for SSTL2_II signal
standards (
Table 9
). Calculated V
OH
and V
OL
levels for differential standards (
Table 11
).
Updated Switching Characteristics with speed file v1.32 (
Table 13
through
Table 21
and
Table 24
through
Table 27
). Corrected IOB test conditions (
Table 14
). Updated DCM timing
with latest characterization data (
Table 28
through
Table 32
). Improved DCM CLKIN pulse
width specification (
Table 28
). Recommended use of Virtex-II Jitter calculator (
Table 31
).
Improved DCM PSCLK pulse width specification (
Table 32
). Changed Phase Shifter lock time
parameter (
Table 33
). Because the BitGen option
Centered_x#_y#
is not necessary for
Variable Phase Shift mode, removed BitGen command table and referring text. Adjusted
maximum CCLK frequency for the slave serial and parallel configuration modes (
Table 35
).
Inverted CCLK waveform (
Figure 6
). Adjusted JTAG setup times (
Table 37
).
12/17/04
1.5
Updated timing parameters to match v1.35 speed file. Improved V
CCO
ramp time specification
(
Table 3
). Added a note limiting the rate of change of V
CCAUX
(
Table 5
). Added typical
quiescent current values for the XC3S2000, XC3S4000, and XC3S5000 (
Table 7
). Increased
I
OH
and I
OL
for SSTL2-I and SSTL2-II standards (
Table 9
). Added SSO guidelines for the VQ,
TQ, and PQ packages as well as edited SSO guidelines for the FT and FG packages
(
Table 23
). Added maximum CCLK frequencies for configuration using compressed bitstreams
(
Table 35
and
Table 36
). Added specifications for the HSLVDCI standards (
Table 8
,
Table 9
,
Table 17
,
Table 20
,
Table 21
, and
Table 23
).
相關PDF資料 |
PDF描述 |
|---|---|
| XC3S1000-4CP132C | Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4CP132I | Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4CPG132C | Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4CPG132I | Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4PQ208C | Spartan-3 FPGA Family: Complete Data Sheet |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| XC3S1000-4CP132C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4CP132I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA |
| XC3S1000-4CPG132C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4CPG132I | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet |
| XC3S1000-4FG1156C | 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet |
發(fā)布緊急采購，3分鐘左右您將得到回復。