參數(shù)資料
型號(hào): XC3S1000
廠商: Xilinx, Inc.
英文描述: Spartan-3 FPGA Family: Complete Data Sheet
中文描述: 的Spartan - 3 FPGA系列:完整的數(shù)據(jù)手冊(cè)
文件頁(yè)數(shù): 112/198頁(yè)
文件大小: 1605K
代理商: XC3S1000
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)當(dāng)前第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)
Spartan-3 FPGA Family: Pinout Descriptions
26
www.xilinx.com
DS099-4 (v1.6) January 17, 2005
Product Specification
R
User I/Os by Bank
Table 18
indicates how the available user-I/O pins are dis-
tributed between the eight I/O banks on the VQ100 pack-
age.
7
IO_L40N_7/VREF_7
P12
VREF
7
IO_L40P_7
P11
I/O
7
VCCO_7
P6
VCCO
N/A
GND
P3
GND
N/A
GND
P10
GND
N/A
GND
P20
GND
N/A
GND
P29
GND
N/A
GND
P41
GND
N/A
GND
P56
GND
N/A
GND
P66
GND
N/A
GND
P73
GND
N/A
GND
P82
GND
N/A
GND
P95
GND
N/A
VCCAUX
P7
VCCAUX
N/A
VCCAUX
P33
VCCAUX
N/A
VCCAUX
P58
VCCAUX
N/A
VCCAUX
P84
VCCAUX
N/A
VCCINT
P18
VCCINT
N/A
VCCINT
P45
VCCINT
Table 17:
VQ100 Package Pinout
Bank
XC3S50
XC3S200
Pin Name
VQ100 Pin
Number
Type
N/A
VCCINT
P69
VCCINT
N/A
VCCINT
P93
VCCINT
VCCAUX
CCLK
P52
CONFIG
VCCAUX
DONE
P51
CONFIG
VCCAUX
HSWAP_EN
P98
CONFIG
VCCAUX
M0
P25
CONFIG
VCCAUX
M1
P24
CONFIG
VCCAUX
M2
P26
CONFIG
VCCAUX
PROG_B
P99
CONFIG
VCCAUX
TCK
P77
JTAG
VCCAUX
TDI
P100
JTAG
VCCAUX
TDO
P76
JTAG
VCCAUX
TMS
P78
JTAG
Table 17:
VQ100 Package Pinout
Bank
XC3S50
XC3S200
Pin Name
VQ100 Pin
Number
Type
Table 18:
User I/Os Per Bank in VQ100 Package
Package Edge
I/O Bank
Maximum
I/O
All Possible I/O Pins by Type
I/O
DUAL
DCI
VREF
GCLK
Top
0
6
1
0
2
1
2
1
7
2
0
2
1
2
Right
2
8
5
0
2
1
0
3
8
5
2
1
0
Bottom
4
10
0
6
2
0
2
5
8
0
6
0
0
2
Left
6
8
4
0
2
2
0
7
8
5
0
2
1
0
相關(guān)PDF資料
PDF描述
XC3S1000-4CP132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4PQ208C Spartan-3 FPGA Family: Complete Data Sheet
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-4CP132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-4CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet