參數(shù)資料
型號(hào)： XC3S1000
廠商： Xilinx, Inc.
英文描述： Spartan-3 FPGA Family: Complete Data Sheet
中文描述： 的Spartan - 3 FPGA系列：完整的數(shù)據(jù)手冊(cè)
文件頁數(shù)： 53/198頁
文件大?。?/td> 1605K
代理商： XC3S1000
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: DC and Switching Characteristics
6
www.xilinx.com
DS099-3 (v1.5) December 17, 2004
Advance Product Specification
R
Table 8:
Recommended Operating Conditions for User I/Os Using Single-Ended Standards
Signal Standard
V
CCO
V
REF
V
IL
V
IH
Min (V)
Nom (V)
Max (V)
Min (V)
Nom (V)
Max (V)
Max (V)
Min (V)
GTL
(3)
-
-
-
0.74
0.8
0.86
V
REF
- 0.05
V
REF
+ 0.05
GTL_DCI
-
1.5
-
0.74
0.8
0.86
V
REF
- 0.05
V
REF
+ 0.05
GTLP
(3)
-
-
-
0.88
1
1.12
V
REF
- 0.1
V
REF
+ 0.1
GTLP_DCI
-
1.5
-
0.88
1
1.12
V
REF
- 0.1
V
REF
+ 0.1
HSLVDCI_15
1.4
1.5
1.6
-
0.75
-
V
REF
- 0.1
V
REF
+ 0.1
HSLVDCI_18
1.7
1.8
1.9
-
0.9
-
V
REF
- 0.1
V
REF
+ 0.1
HSLVDCI_25
2.3
2.5
2.7
-
1.25
-
V
REF
- 0.1
V
REF
+ 0.1
HSLVDCI_33
3.0
3.3
3.45
-
1.65
-
V
REF
- 0.1
V
REF
+ 0.1
HSTL_I, HSTL_I_DCI
1.4
1.5
1.6
0.68
0.75
0.9
V
REF
- 0.1
V
REF
+ 0.1
HSTL_III, HSTL_III_DCI
1.4
1.5
1.6
-
0.9
-
V
REF
- 0.1
V
REF
+ 0.1
HSTL_I_18,
HSTL_I_DCI_18
1.7
1.8
1.9
0.8
0.9
1.1
V
REF
- 0.1
V
REF
+ 0.1
HSTL_II_18,
HSTL_II_DCI_18
1.7
1.8
1.9
-
0.9
-
V
REF
- 0.1
V
REF
+ 0.1
HSTL_III_18,
HSTL_III_DCI_18
1.7
1.8
1.9
-
1.1
-
V
REF
- 0.1
V
REF
+ 0.1
LVCMOS12
(4)
1.14
1.2
1.3
-
-
-
0.20V
CCO
0.58V
CCO
LVCMOS15, LVDCI_15,
LVDCI_DV2_15
(4)
1.4
1.5
1.6
-
-
-
0.20V
CCO
0.70V
CCO
LVCMOS18, LVDCI_18,
LVDCI_DV2_18
(4)
1.7
1.8
1.9
-
-
-
0.20V
CCO
0.70V
CCO
LVCMOS25
(4,5)
,
LVDCI_25,
LVDCI_DV2_25
(4)
2.3
2.5
2.7
-
-
-
0.7
1.7
LVCMOS33, LVDCI_33,
LVDCI_DV2_33
(4)
3.0
3.3
3.45
-
-
-
0.8
2.0
LVTTL
3.0
3.3
3.45
-
-
-
0.8
2.0
PCI33_3
(7)
-
3.0
-
-
-
-
0.30V
CCO
0.50V
CCO
SSTL18_I,
SSTL18_I_DCI
1.65
1.8
1.95
0.825
0.9
0.975
V
REF
- 0.125
V
REF
+ 0.125
SSTL2_I, SSTL2_I_DCI
2.3
2.5
2.7
1.15
1.25
1.35
V
REF
- 0.15
V
REF
+ 0.15
SSTL2_II,
SSTL2_II_DCI
2.3
2.5
2.7
1.15
1.25
1.35
V
REF
- 0.15
V
REF
+ 0.15
Notes:
1.
Descriptions of the symbols used in this table are as follows:
V
CCO
-- the supply voltage for output drivers as well as LVCMOS, LVTTL, and PCI inputs
V
REF
-- the reference voltage for setting the input switching threshold
V
IL
V
-- the input voltage that indicates a High logic level
For device operation, the maximum signal voltage (V
max) may be as high as V
max. See
Table 1
.
Because the GTL and GTLP standards employ open-drain output buffers, V
lines do not supply current to the I/O circuit, rather this current is
provided using an external pull-up resistor connected from the I/O pin to a termination voltage (V
TT
). Nevertheless, the voltage applied to the
associated V
lines must always be at or above V
and I/O pad voltages.
There is approximately 100 mV of hysteresis on inputs using any LVCMOS standard.
All Dedicated pins (M0-M2, CCLK, PROG_B, DONE, HSWAP_EN, TCK, TDI, TDO, and TMS) use the LVCMOS25 standard and draw power from the
V
rail (2.5V). The Dual-Purpose configuration pins (DIN/D0, D1-D7, CS_B, RDWR_B, BUSY/DOUT, and INIT_B) use the LVCMOS25 standard
before the User mode. For these pins, apply 2.5V to the V
Bank 4 and V
Bank 5 rails at power-on as well as throughout configuration. For
information concerning the use of 3.3V signals, see the
3.3V-Tolerant Configuration Interface
section in Module 2:
Functional
Description
.
The Global Clock Inputs (GCLK0-GCLK7) are Dual-Purpose pins to which any signal standard may be assigned.
For more information, see "Virtex-II Pro and Spartan-3 3.3V PCI Reference Design" (
XAPP653
).
2.
3.
4.
5.
6.
7.
相關(guān)PDF資料
PDF描述
XC3S1000-4CP132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4PQ208C Spartan-3 FPGA Family: Complete Data Sheet
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-4CP132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-4CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*