參數(shù)資料
型號: XC3S1000
廠商: Xilinx, Inc.
英文描述: Spartan-3 FPGA Family: Complete Data Sheet
中文描述: 的Spartan - 3 FPGA系列:完整的數(shù)據(jù)手冊
文件頁數(shù): 68/198頁
文件大?。?/td> 1605K
代理商: XC3S1000
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: DC and Switching Characteristics
DS099-3 (v1.5) December 17, 2004
Advance Product Specification
39
www.xilinx.com
21
R
Timing Measurement Methodology
When measuring timing parameters at the programmable
I/Os, different signal standards call for different test condi-
tions.
Table 21
presents the conditions to use for each stan-
dard.
The method for measuring Input timing is as follows: A sig-
nal that swings between a Low logic level of V
L
and a High
logic level of V
H
is applied to the Input under test. Some
standards also require the application of a bias voltage to
the V
REF
pins of a given bank to properly set the
input-switching threshold. The measurement point of the
Input signal (V
M
) is commonly located halfway between V
L
and V
H
.
The Output test setup is shown in
Figure 4
. A termination
voltage V
T
is applied to the termination resistor R
T
, the other
end of which is connected to the Output. For each standard,
R
T
and V
T
generally take on the standard values recom-
mended for minimizing signal reflections. If the standard
does not ordinarily use terminations (e.g., LVCMOS,
LVTTL), then R
T
is set to 1M
to indicate an open connec-
tion, and V
T
is set to zero. The same measurement point
(V
M
) that was used at the Input is also used at the Output.
Figure 4:
Output Test Setup
FPGA Output
V
T
(V
REF
)
R
T
(R
REF
)
V
M
(V
MEAS
)
C
L
(C
REF
)
ds099-3_07_012004
Notes:
1.
The names shown in parentheses are
used in the IBIS file.
Table 21:
Test Methods for Timing Measurement at I/Os
Signal Standard
Single-Ended
GTL
GTL_DCI
GTLP
GTLP_DCI
HSLVDCI_15
HSLVDCI_18
HSLVDCI_25
HSLVDCI_33
HSTL_I
HSTL_I_DCI
HSTL_III
HSTL_III_DCI
HSTL_I_18
HSTL_I_DCI_18
HSTL_II_18
HSTL_II_DCI_18
HSTL_III_18
HSTL_III_DCI_18
LVCMOS12
Inputs
V
L
(V)
Outputs
Inputs and
Outputs
V
M
(V)
V
REF
(V)
V
H
(V)
R
T
(
)
V
T
(V)
0.8
V
REF
- 0.2
V
REF
+ 0.2
25
50
25
50
1M
1.2
1.2
1.5
1.5
0
V
REF
1.0
V
REF
- 0.2
V
REF
+ 0.2
V
REF
0.9
V
REF
- 0.5
V
REF
+ 0.5
0.75
0.90
1.25
1.65
V
REF
0.75
V
REF
- 0.5
V
REF
+ 0.5
50
50
50
50
50
50
25
50
50
50
1M
0.75
0.75
1.5
1.5
0.9
0.9
0.9
0.9
1.8
1.8
0
0.90
V
REF
- 0.5
V
REF
+ 0.5
V
REF
0.90
V
REF
- 0.5
V
REF
+ 0.5
V
REF
0.90
V
REF
- 0.5
V
REF
+ 0.5
V
REF
1.1
V
REF
- 0.5
V
REF
+ 0.5
V
REF
-
0
1.2
0.6
相關PDF資料
PDF描述
XC3S1000-4CP132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4PQ208C Spartan-3 FPGA Family: Complete Data Sheet
相關代理商/技術參數(shù)
參數(shù)描述
XC3S1000-4CP132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-4CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet