參數(shù)資料
型號: XC3S1000
廠商: Xilinx, Inc.
英文描述: Spartan-3 FPGA Family: Complete Data Sheet
中文描述: 的Spartan - 3 FPGA系列:完整的數(shù)據(jù)手冊
文件頁數(shù): 80/198頁
文件大小: 1605K
代理商: XC3S1000
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁
Spartan-3 FPGA Family: DC and Switching Characteristics
DS099-3 (v1.5) December 17, 2004
Advance Product Specification
39
www.xilinx.com
33
R
Phase Shifter (PS)
Phase Shifter operation is only supported in the Low fre-
quency mode. For Rev. 0 devices, the Variable Phase mode
only permits positive shifts. For any desired negative phase
shift (–S), an equivalent positive phase shift (360° – S) is
possible.
Table 32:
Recommended Operating Conditions for the PS in Variable Phase Mode
Symbol
Description
Device
Revision
Frequency Mode/
F
CLKIN
Range
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Operating Frequency Ranges
PSCLK_FREQ
(F
PSCLK
)
Input Pulse Requirements
Frequency for the
PSCLK input
All
Low
1
165
1
165
MHz
PSCLK_PULSE
PSCLK pulse width
as a percentage of
the PSCLK period
0
Low
F
CLKIN
< 100 MHz
40%
60%
40%
60%
-
F
CLKIN
> 100 MHz
45%
55%
45%
55%
-
Notes:
1.
The PS specifications in this table apply when the PS attribute CLKOUT_PHASE_SHIFT= VARIABLE.
Table 33:
Switching Characteristics for the PS in Variable Phase Mode
Symbol
Description
Frequency Mode/
F
CLKIN
Range
Speed Grade
Units
-5
-4
Min
Max
Min
Max
Phase Shifting Range
FINE_SHIFT_RANGE
Range for variable phase shifting
Low
-
10.0
-
10.0
ns
Lock Time
LOCK_DLL_PS
When using the PS in conjunction
with the DLL: The time from
deassertion at the DCM’s Reset
input to the rising transition at its
LOCKED output. When the DCM
is locked, the CLKIN and CLKFB
signals are in phase.
24 MHz < F
CLKIN
< 30 MHz
-
3.28
-
3.28
ms
30 MHz < F
CLKIN
< 40 MHz
-
2.56
-
2.56
ms
40 MHz < F
CLKIN
< 50 MHz
-
1.60
-
1.60
ms
50 MHz < F
CLKIN
< 60 MHz
-
1.00
-
1.00
ms
60 MHz < F
CLKIN
< 165 MHz
-
0.88
-
0.88
ms
LOCK_DLL_PS_FX
When using the PS in conjunction
with the DLL and DFS: The time
from deassertion at the DCM’s
Reset input to the rising transition
at its LOCKED output. When the
DCM is locked, the CLKIN and
CLKFB signals are in phase.
Low
-
10.40
-
10.40
ms
Notes:
1.
2.
The numbers in this table are based on the operating conditions set forth in
Table 5
and
Table 32
.
The PS specifications in this table apply when the PS attribute CLKOUT_PHASE_SHIFT= VARIABLE.
相關(guān)PDF資料
PDF描述
XC3S1000-4CP132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132C Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4PQ208C Spartan-3 FPGA Family: Complete Data Sheet
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
XC3S1000-4CP132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CP132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA
XC3S1000-4CPG132C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4CPG132I 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family: Complete Data Sheet
XC3S1000-4FG1156C 制造商:XILINX 制造商全稱:XILINX 功能描述:Spartan-3 FPGA Family : Complete Data Sheet