- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄2012 > MC92604ZT (Freescale Semiconductor)IC TXRX ETH DUAL GIG 196-MAPBGA PDF資料下載
參數(shù)資料
| 型號： | MC92604ZT |
| 廠商： | Freescale Semiconductor |
| 文件頁數(shù)： | 6/122頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC TXRX ETH DUAL GIG 196-MAPBGA |
| 標準包裝： | 630 |
| 類型： | 收發(fā)器 |
| 驅(qū)動器/接收器數(shù)： | 2/2 |
| 規(guī)程： | 千兆位以太網(wǎng) |
| 電源電壓： | 4.5 V ~ 5.5 V |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 196-LBGA |
| 供應商設(shè)備封裝： | 196-MAPBGA（15x15） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁當前第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁
Package Description
MC92604 Dual Gigabit Ethernet Transceiver Reference Manual, Rev. 1
Freescale Semiconductor
8-7
RECV_B_ERR
Receiver B, error detect
B2
Output
LVTTL
RECV_B_RCLK
Receiver B, receive data clock
D1
Output
LVTTL
RECV_B_RCLK_B
Receiver B, data clock complement
C2
Output
LVTTL
RLINK_B_P
Receiver B, positive link input
H14
Input
Link
RLINK_B_N
Receiver B, negative link input
G14
Input
Link
XLINK_B_P
Transmitter B, positive link out
G11
Output
Link
XLINK_B_N
Transmitter B, negative link out
G12
Output
Link
DROP_SYNC
Drop synchronization
D12
Input
LVTTL
TBIE
Ten-bit interface enable
N11
Input
LVTTL
HSE
Half-speed enable
B14
Input
LVTTL
BSYNC
Byte synchronization mode
N13
Input
LVTTL
ADIE
Add/drop IDLE enable
P14
Input
LVTTL
COMPAT
IEEE Std. 802.3-2002 compatibility mode
N12
Input
LVTTL
DDR
Enable double data rate (DDR)
M8
Input
LVTTL
ENABLE_AN
Enable auto-negotiate if in GMII mode
M9
Input
LVTTL
REPE
Repeater mode enable
C12
Input
LVTTL
REF_CLK_P
PECL reference clock positive input
E14
Input
LVPECL
REF_CLK_N
PECL reference clock negative input
D14
Input
LVPECL
LVTTL_REF_CLK
LVTTL reference clock input
D13
Input
LVTTL
USE_DIFF_CLK
Select reference clock input
A14
Input
LVTTL
RCCE
Recovered clock enable
M11
Input
LVTTL
GTX_CLK0
Buffered reference clock output
P11
Output
LVTTL
GTX_CLK1
Buffered reference clock output
B8
Output
LVTTL
RECV_REF_A
Use receiver A as primary clock
M10
Input
LVTTL
XMIT_REF_A
Use transmitter A as primary clock
C13
Input
LVTTL
PLL_TPA
PLL analog test point
F131
Output
Analog
TST_0
Test mode select 0
P13
Input
LVTTL
TST_1
Test mode select 1
M12
Input
LVTTL
XCVR_A_LBE
Loopback enable channel A
P9
Input
LVTTL
XCVR_B_LBE
Loopback enable channel B
N9
Input
LVTTL
LBOE
Loopback output enable
P12
Input
LVTTL
STNDBY
Standby mode enable
M14
Input
LVTTL
MEDIA
Media impedance select
P8
Input
LVTTL
RECV_CLK_CENT
Center recovered clock relative to data
A8
Input
LVTTL
JPACK
Enable Jumbo packets
N8
Input
LVTTL
WSYNC1
Word sync definer
N14
Input
LVTTL
Table 8-2. MC92604 Signal to Ball Mapping (Sheet 3 of 4)
Signal Name
Description
Ball Number
(196 MAPBGA)
Direction
I/O Type
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MCP2120T-I/SL | IC ENCODR/DECODR 2.5V IR 14-SOIC |
| MCP2122-E/P | IC ENCODER/DECODER IRDA 8-DIP |
| MCP2122T-E/SNG | IC ENCODER/DECODR INFRARED 8SOIC |
| MCP3901A0T-E/SS | IC ENERGY METER AFE 2CH 20-SSOP |
| MCP3903T-E/SS | IC AFE 24BIT 64KSPS 6CH 28SSOP |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC92610 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Quad 3.125 Gbaud SERDES |
| MC92610VF | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:Quad 3.125 Gbaud SERDES |
| MC928G | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: 制造商:MOTOROLA 功能描述: |
| MC929F | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:Motorola Inc 功能描述: |
| MC929G | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。