- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67967 > MC68HC05G3 (MOTOROLA INC) 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | MC68HC05G3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | QFP-80 |
| 文件頁數(shù)： | 86/128頁 |
| 文件大小： | 290K |
| 代理商： | MC68HC05G3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁當(dāng)前第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Page 50
MOTOROLA
Section 5: RESET/ INTERRUPT STRUCTURE
MC68HC05G3 (705G4) Specification Rev. 1.1
5.2.3
KEY WAKE-UP INTERRUPT TIMING
A KWI interrupt request is internally latched and synchronized into the KWI circuit
immediately following the falling edge of the KWI source. If KWIE is set, following a delay
of one CPU cycle, it is latched into the CPU. If KWIE is not set, the KWI interrupt will be
pending until KWIE is set and then latched into the CPU one cycle later. If the interrupt
mask bit (I bit) is cleared, the KWI interrupt service routine, specified by the contents of
$3FF8:9, will be executed immediately after being latched by the CPU.
NOTE: If the KWIE is set while a KWI is pending, this interrupt is
serviced one instruction cycle following the register update. It is thus
advised to code as follows:
1) BSET KWIE,INTCR
turn on KWI interrupt
2) NOP
dummy instruction cycle
3) ( next instruction intended )
If a KWI interrupt is pending when the above code sequence is executed, instruction 1) will
enable the KWI interrupt, the KWI interrupt will be latched into the CPU during instruction
2) and the KWI interrupt service routine will be executed immediately before instruction 3).
5.2.4
TIMER 1 INTERRUPT
Three timer 1 interrupts (TOI, ICI, and OC1I) share the same interrupt vector at $FFF6 and
$FFF7. For more information, refer to 8.1 TIMER 1.
5.2.5
TIMER 2 INTERRUPT
Two timer 2 interrupts (TI2I and OC2I) share the same interrupt vector at $FFF4 and
$FFF5. For more information, see 8.2 TIMER 2.
5.2.6
SPI1 AND SPI2 INTERRUPTS
Two SPI (SPI1 and SPI2) transfer complete interrupts share the same interrupt vector at
$FFF2 and $FFF3. For more information, see SECTION 7 SERIAL PERIPHERAL
INTERFACE (SPI).
5.2.7
TB INTERRUPT
The time base interrupt uses the vector at $FFF0 and $FFF1. For more information, see
1.4.1.6 TIME BASE.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC705J5ACJP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP16 |
| MC68HC705J5ACP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP20 |
| MC68HC05J5AJDW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO16 |
| MC68HRC705J5ACDW | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
| MC68HRC05J5ADW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05J1 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC05J1A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACDW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACP | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ADW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。