- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄67967 > MC68HC05G3 (MOTOROLA INC) 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號(hào)： | MC68HC05G3 |
| 廠商： | MOTOROLA INC |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, OTPROM, 2 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | QFP-80 |
| 文件頁數(shù)： | 80/128頁 |
| 文件大?。?/td> | 290K |
| 代理商： | MC68HC05G3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁當(dāng)前第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁
Page 45
Section 5: RESET/ INTERRUPT STRUCTURE
MOTOROLA
MC68HC05G3 (705G4) Specification Rev. 1.1
SECTION 5
RESET/ INTERRUPT STRUCTURE
5.1
GENERAL
In user operating modes, the reset/interrupt vectors are located at the top of the address
space ($FFF0 through $FFFF). In the self-check (bootstrap) mode, the reset/interrupt
vectors are located at $FFE0 through $FFEF in the internal self-check (bootstrap) ROM.
For the remainder of this section, a user operating mode will be assumed. The following
table shows the address assignments for the vectors.
Table 5-1: Interrupt Vector Assignments
Upon reset, the I bit in the condition code register is set and no interrupts are recognized.
Also, when an interrupt occurs, the I bit automatically is set by hardware after stacking the
CC byte. All interrupts in the MC68HC05G3 (705G4) follow a fixed hardware priority circuit
to resolve simultaneous requests. Each of these sources is an input to the priority
resolution circuit.
Each interrupt has a software programmable interrupt mask bit which may be used to
selectively inhibit automatic hardware response. In addition, the I bits in the condition code
register act as class inhibit masks to inhibit all sources in the I bit class. The RESET and
software interrupt (SWI) are not masked by the I bit in the condition code register.
VECTOR
MASKED
LOCAL
PRIORITY
ADDRESS
INTERRUPT SOURCE
BY
MASK
(1 = HIGHEST)
FFF0-F1
TBI
I BIT
TBIE
7
FFF2-F3
SPI
SPI1
I BIT
SPIE1
6
SPI2
I BIT
SPIE2
6
FFF4-F5
TIMER 2
TI2I
I BIT
TI2IE
5
OC2I
I BIT
OC2IE
5
FFF6-F7
TIMER 1
ICI
I BIT
ICIE
4
OC1I
I BIT
OC1IE
4
TOI
I BIT
TOIE
4
FFF8-F9
KWI
I BIT
KWIE
3
FFFA-FB
IRQ
IRQ1
I BIT
IRQ1E
2
IRQ2
I BIT
IRQ2E
2
FFFC-FD
SWI
NONE
*
FFFE-FF
RESET
COP
NONE
COPE
1
RESET PIN
NONE
1
* Same level as an instruction
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MC68HC705J5ACJP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP16 |
| MC68HC705J5ACP | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDIP20 |
| MC68HC05J5AJDW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO16 |
| MC68HRC705J5ACDW | 8-BIT, OTPROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
| MC68HRC05J5ADW | 8-BIT, MROM, 2.1 MHz, MICROCONTROLLER, PDSO20 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MC68HC05J1 | 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:HCMOS MICROCONTROLLER UNIT |
| MC68HC05J1A | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACDW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ACP | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
| MC68HC05J1ADW | 制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:Microcontrollers |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。