- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358933 > LPC47B34X (STANDARD MICROSYSTEMS CORP) 128 Pin Enhanced Super I/O with LPC Interface for Consumer Applications PDF資料下載
參數(shù)資料
| 型號： | LPC47B34X |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設(shè)及接口 |
| 英文描述： | 128 Pin Enhanced Super I/O with LPC Interface for Consumer Applications |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP128 |
| 封裝： | QFP-128 |
| 文件頁數(shù)： | 150/250頁 |
| 文件大小： | 645K |
| 代理商： | LPC47B34X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁當(dāng)前第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁
150
INTRUDER DETECTION
An intrusion event can be detected as described below.
A switch connected to the chassis cover can be used to indicate if the cover is on or off. When the
cover is on, the switch is open and the nINTRSN input will be floating. When the cover is off, the
switch is closed and the nINTRSN input will be shorted to ground.
Whenever the nINTRSN input goes low, the INTRUSION bit is set. This bit remains set until cleared
by software. This bit and input logic are powered by VBAT so that an Alarm condition is detected and
stored even if VTR is removed.
Intrusion Bit
The INTRUSION bit is on the Intrusion/Oscillator Select Register. This register is powered by VTR
and battery backed up.
The INTRUSION bit will default to ‘1’ on VBAT POR (battery removed and replaced or battery voltage
below 1.2V). The INTRUSION bit will default to ‘1’ on a VTR POR if an intrusion event occurs under
battery power only or if a VBAT POR occurs.
Writing ‘0’ to the INTRUSION bit will clear it if the nINTRSN pin is low. Writing ‘1’ to the INTRUSION
bit has no effect.
See the Intrusion/Oscillator Select register description (offset 0x5E) in the “Runtime Registers”
section.
PME and SMI Generation
There are SMI status and enable bits and PME status and enable bits for the intrusion event. See the
SMI and PME runtime registers for the location and description of the corresponding INTRUSION bits
(PME_STS9, PME_EN9, SMI_STS1, SMI_EN1). The SMI and PME status bits are set under VCC
power, or VTR power. The SMI and PME status bits are cleared on a write of ‘1’ and on VTR POR.
These bits cannot be cleared until the nINTRSN pin goes low.
These bits function in one of three cases:
Case 1. An intrusion occurs under battery power only or a VBAT POR occurs. In this case, the event
will be latched under battery power and the “INTRUSION” PME and SMI status bits will be set when
VTR returns. Therefore, the PME and SMI status bits will have two possible default values on VTR
POR, depending on whether or not the intrusion event occurred under battery power. When VTR
returns, no enable bits are set, so there will be no PME or SMI generated. When VCC goes active,
and the OS sets the enable bits, a PME and/or SMI will be generated. If the corresponding PME
enable bit is set, a PME will be generated under VCC power. If the corresponding SMI enable bit is
set, an SMI will be generated under VCC power. Therefore, in this case, setting the enable bit (low-to-
high edge) will trigger the generation of the PME and SMI.
Case 2. An intrusion occurs under VTR power (VCC=0). In this case, the “INTRUSION” PME and SMI
status bits will be set. If the corresponding PME enable bit is set, a PME will be generated under VTR
power. If the corresponding SMI enable bit is set, an SMI will be generated under VCC power, since
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LPC47B37X | 100 Pin Enhanced Super I/O for LPC Bus with SMBus Controller for Commercial Applications |
| LPC47M14X-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Y-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14Z-NC | 128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB |
| LPC47M14C-NC | BNC MALE TO RJ11/SCREW TESCA-BL10 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LPC47B351-NC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
| LPC47B357-NC | 制造商:SMSC 功能描述:ELECTRONIC COMPONENT |
| LPC47B373QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:SMSC 功能描述: |
| LPC47B373QFP WAF | 制造商:SMSC 功能描述: |
| LPC47B377QFP | 制造商:Rochester Electronics LLC 功能描述:- Bulk 制造商:SMSC 功能描述: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。