- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370261 > FW82439TX Controller Miscellaneous - Datasheet Reference PDF資料下載
參數(shù)資料
| 型號： | FW82439TX |
| 英文描述： | Controller Miscellaneous - Datasheet Reference |
| 中文描述： | 控制器雜項(xiàng)-數(shù)據(jù)表參考 |
| 文件頁數(shù)： | 34/102頁 |
| 文件大?。?/td> | 759K |
| 代理商： | FW82439TX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁
Extended Temperature 82439TX (MTXC) Datasheet
34
PRELIMINARY
3.1.18.
DRAMEC
DRAM EXTENDED CONTROL REGISTER
Address Offset:
Default Value:
Access:
56h
52h
Read/Write
This 8-bit register contains additional controls for main memory DRAM operating modes and features.
Bit
Description
7
Reserved.
6
Refresh RAS# Assertion(RRA).
1=5 clocks (RAS# asserted for Refresh cycles). 0=4 clocks.
5
Fast EDO Lead Off (FELO).
1=Enables fast timing EDO read cycles. 0=Disable. This is valid for
EDO DRAMs only (in both a synchronous cache and a Cacheless system). This result is a 1
HCLK pull-in for all read leadoff latencies for EDO DRAMs. (i.e., Page hits, Page misses, and
Row Misses). This bit must be 0 if any of the DRAM rows is populated with FPM DRAMs.
4
Speculative Lead Off (SLD).
If set to 0, the DRAM Controller read request is presented before
the final memory target (Cache/DRAM/PCI) has been decoded by the MTXC. This results in a 1
HCLK pull-in for all read leadoff latencies. Note that if the cycle does not actually target DRAM,
the DRAM cycle is later terminated. The SLD bit applies to EDO/FPM and SDRAM
.
This bit
should be set to 1 in systems with a L2 cache and to 0 for systems without a L2 cache
3
Reserved.
2:1
Memory Address Drive Strength (MAD).
This field controls the strength of the output buffers
driving the MA, SRASx#, SCASx#, MWEx# and CKEx pins. It is recommended that series
termination or undershoot and overshoot diodes be used on these lines.
Bit[2:1]
MA[13,11:0], BA1
SRAS[A,B],SCAS[A,B],
MWEx#, CKEx
10 mA
16 mA
10 mA
16 mA
00
01
10
11
10 mA
10 mA
16 mA
16 mA
Setting Memory Address Drive Strength:
1 Row
00
* Assuming All Rows are buffered
2 Row
00
3 Row
11
4 Row
11
5 Row
11
6 Row
01*
0
Reserved.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| FW82815 | Controller Miscellaneous - Datasheet Reference |
| FWA-25A10F | Fuse |
| FWA-30A10F | Fuse |
| FWA-35A21F | Fuse |
| FWA-40A21F | Fuse |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| FW82439TX S L28T | 制造商:Intel 功能描述:System Controller 324-Pin BGA |
| FW82439TX S L3BT | 制造商:Intel 功能描述:System Controller |
| FW82439TX S L28T | 制造商:Intel 功能描述: |
| FW82439TX S L3BT | 制造商:Intel 功能描述:System Controller |
| FW82439TXSL28T | 功能描述:IC 82439TX SYS CTRL MTXC 324BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 控制器 系列:- 標(biāo)準(zhǔn)包裝:4,900 系列:- 控制器類型:USB 2.0 控制器 接口:串行 電源電壓:3 V ~ 3.6 V 電流 - 電源:135mA 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:36-VFQFN 裸露焊盤 供應(yīng)商設(shè)備封裝:36-QFN（6x6） 包裝:* 其它名稱:Q6396337A |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。